- 您现在的位置：买卖IC网 > PDF目录19396 > ADSP-21479KBCZ-2A (Analog Devices Inc)IC DSP SHARC 266MHZ LP 196CSPBGA PDF资料下载
参数资料
| 型号： | ADSP-21479KBCZ-2A |
| 厂商： | Analog Devices Inc |
| 文件页数： | 53/72页 |
| 文件大小： | 0K |
| 描述： | IC DSP SHARC 266MHZ LP 196CSPBGA |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | DAI，DPI，EBI/EMI，I²C，SPI，SPORT，UART/USART |
| 时钟速率： | 266MHz |
| 非易失内存： | ROM（4Mb） |
| 芯片上RAM： | 5Mb |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 196-LFBGA，CSPBGA |
| 供应商设备封装： | 196-CSPBGA（12x12） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
Rev. A
|
Page 57 of 72
|
September 2011
Shift Register
Table 53. Shift Register
Parameter
Min
Max
Unit
Timing Requirements
tSSDI
SR_SDI Setup Before SR_SCLK Rising Edge
7
ns
tHSDI
SR_SDI Hold After SR_SCLK Rising Edge
2
ns
tSSDIDAI
1
DAI_P08–01 (SR_SDI) Setup Before DAI_P08–01 (SR_SCLK) Rising Edge
7
ns
tHSDIDAI
DAI_P08–01 (SR_SDI) Hold After DAI_P08–01 (SR_SCLK) Rising Edge
2
ns
tSSCK2LCK
2
SR_SCLK to SR_LAT Setup
2
ns
tSSCK2LCKDAI
DAI_P08–01 (SR_SCLK) to DAI_P08–01 (SR_LAT) Setup
2
ns
tCLRREM2SCK
Removal Time SR_CLR to SR_SDCLK
3 × tPCLK – 5
ns
tCLRREM2LCK
Removal Time SR_CLR to SR_LAT
2 × tPCLK – 5
ns
tCLRW
SR_CLR Pulse Width
4 × tPCLK – 5
ns
tSCKW
SR_SDCLK Clock Pulse Width
2 × tPCLK – 2
ns
tLCKW
SR_LAT Clock Pulse Width
2 × tPCLK – 5
ns
fMAX
Maximum Clock Frequency SR_SDCLK or SR_LAT
fCCLK
÷ 8MHz
Switching Characteristics
ns
tDSDO1
3
SR_SDO Hold After SR_SCLK Rising Edge
3
ns
tDSDO2
SR_SDO Max. Delay After SR_SCLK Rising Edge
13
ns
tDSDODAI1
SR_SDO Hold After DAI_P08–01 (SR_SCLK) Rising Edge
3
ns
tDSDODAI2
SR_SDO Max. Delay After DAI_P08–01 (SR_SCLK) Rising Edge
13
ns
tDSDOSP1
3, 4
SR_SDO Hold After DAI_P20–01 (SR_SCLK) Rising Edge
–2
ns
tDSDOSP2
SR_SDO Max. Delay After DAI_P20–01 (SR_SCLK) Rising Edge
5
ns
tDSDOPCG1
3, 5, 6
SR_SDO Hold After DAI_P20–01 (SR_SCLK) Rising Edge
–2
ns
tDSDOPCG2
SR_SDO Max. Delay After DAI_P20–01 (SR_SCLK) Rising Edge
5
ns
tDSDOCLR1
SR_CLR to SR_SDO Min. Delay
4
ns
tDSDOCLR2
SR_CLR to SR_SDO Max. Delay
13
ns
tDLDO1
SR_LDO Hold After SR_LAT Rising Edge
3
ns
tDLDO2
SR_LDO Max. Delay After SR_LAT Rising Edge
13
ns
tDLDODAI1
SR_LDO Hold After DAI_P08–01 (SR_LAT) Rising Edge
3
ns
tDLDODAI2
SR_LDO Max. Delay After DAI_P08–01 (SR_LAT) Rising Edge
13
ns
tDLDOSP1
SR_LDO Hold After DAI_P20–01 (SR_LAT) Rising Edge
–2
ns
tDLDOSP2
SR_LDO Max. Delay After DAI_P20–01 (SR_LAT) Rising Edge
5
ns
tDLDOPCG1
SR_LDO Hold After DAI_P20–01 (SR_LAT) Rising Edge
–2
ns
tDLDOPCG2
SR_LDO Max. Delay After DAI_P20–01 (SR_LAT) Rising Edge
5
ns
tDLDOCLR1
SR_CLR to SR_LDO Min. Delay
4
ns
tDLDOCLR2
SR_CLR to SR_LDO Max. Delay
14
ns
1 Any of the DAI_P08-01 pins can be routed to the shift register clock, latch clock and serial data input via the SRU.
2 Both clocks can be connected to the same clock source. If both clocks are connected to same clock source, then data in the 18-stage shift register is always one cycle ahead of
latch register data.
3 For setup/hold timing requirements of off-chip shift register interfacing devices.
4 SPORTx serial clock out, frame sync out, and serial data outputs are routed to shift register block internally and are also routed onto DAI_P20–01.
5 PCG serial clock output is routed to SPORT and shift register block internally and are also routed onto DAI_P20–01. The SPORTs generate SR_LAT and SDI internally.
6 PCG Serial clock and frame sync outputs are routed to SPORT and shift register block internally and are also routed onto DAI_P20–01. The SPORTs generate SDI internally.
相关PDF资料 |
PDF描述 |
|---|---|
| HMM36DRKF-S13 | CONN EDGECARD 72POS .156 EXTEND |
| GMM43DSEF-S13 | CONN EDGECARD 86POS .156 EXTEND |
| HWS150-3/A | PWR SUP IND 3.3V 30A SNG OUTPUT |
| HWS150-5/A | PWR SUP IND 5V 30A SNG OUTPUT |
| MAX6514UKP035+T | IC TEMP SWITCH SOT23-5 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21479KBCZ-3A | 功能描述:IC DSP SHARK 300MHZ 196CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21479KBCZ-3AX | 制造商:Analog Devices 功能描述:- Trays |
| ADSP-21479KBCZ-ENG | 制造商:Analog Devices 功能描述:SHARC PROCESSOR - Trays |
| ADSP-21479KCPZ-1A | 功能描述:IC DSP SHARK 200MHZ 88LFCSP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21479KSWZ-1A | 功能描述:数字信号处理器和控制器 - DSP, DSC 200MHz 100 ld Low Power Sharc Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。