收藏本站
参数资料
型号： ADSP-BF524KBCZ-3C2
厂商： Analog Devices Inc
文件页数： 13/36页
文件大小： 0K
描述： IC DSP CTRLR 300MHZ 289CSPBGA
标准包装： 1
系列： Blackfin®
类型： 定点
接口： DMA，I²C，PPI，SPI，SPORT，UART，USB
时钟速率： 300MHz
非易失内存： ROM（32 kB）
芯片上RAM： 132kB
电压 - 输入/输出： 1.8V，2.5V，3.3V
电压 - 核心： 1.30V
工作温度： 0°C ~ 70°C
安装类型： 表面贴装
封装/外壳： 289-LFBGA，CSPBGA
供应商设备封装： 289-CSPBGA（12x12）
包装： 托盘
Rev. A
|
Page 20 of 36
|
March 2010
ADSP-BF522C/ADSP-BF523C/ADSP-BF524C/ADSP-BF525C/ADSP-BF526C/ADSP-BF527C
Table 11. Register 7 Digital Audio I/F
Bit Name
Bits
Description
Settings
BCLKINV
B7
CODEC_BCLK inversion control
0 = CODEC_BCLK not inverted (default)
1 = CODEC_BCLK inverted
MS
B6
Master mode enable
0 = enable slave mode (default)
1 = enable master mode
LRSWAP
B5
Swap DAC data control
0 = output left- and right-channel data as normal (default)
1 = swap left- and right-channel DAC data in audio interface
LRP
B4
Polarity control for clocks in right-justified,
left-justified, and I2S modes
0 = normal DACLRC and ADCLRC (default),
or processor Submode 1
1 = invert DACLRC and ADCLRC polarity, or processor Submode 2
WL [1:0]
B[3:2] Data-word length control
00 = 16 bits
01 = 20 bits
10 = 24 bits (default)
11 = 32 bits
FORMAT [1:0]
B[1:0] Digital audio input format control
00 = right justified
01 = left justified
10 = I2S mode (default)
11 = processor mode
Table 12. Register 8 Sampling Rate
Bit Name
Bits
Description
Settings
CLKODIV2
B7
CODEC_CLKOUT divider select
0 = CODEC_CLKOUT is codec clock (default)
1 = CODEC_CLKOUT is codec clock divided by 2
CLKDIV2
B6
Codec clock divide select
0 = codec clock is CODEC_MCLK (default)
1= codec clock is CODEC_MCLK divided by 2
SR [3:0]
B[5:2]
Clock setting condition
See Table 1 on Page 9 and Table 2 on Page 10
BOSR
B1
Base oversampling rate
USB mode:
0 = support for 250 × fS based clock (default)
1 = support for 272 × fS based clock
Normal mode:
0 = support for 256 × fS based clock (default)
1 = support for 384 × fS based clock
USB
B0
USB mode select
0 = normal mode enable (default)
1 = USB mode enable
Table 13. Register 9 Active
Bit Name
Bit
Description
Settings
ACTIVE
B0
Digital core activation control
0 = disable digital core (default)
1 = activate digital core
Table 14. Register 10 Software Reset
Bit Name
Bit
Description
Settings
RESET [8:0] B[8:0] Write all 0s to this register to set all registers to their default settings.
Other data written to this register has no effect.
0 = reset (default)
相关PDF资料
PDF描述
HMC35DRTS-S93 CONN EDGECARD 70POS DIP .100 SLD
TAJC474K050RNJ CAP TANT 0.47UF 50V 10% 2312
HMC35DRES-S93 CONN EDGECARD 70POS .100 EYELET
TAJC227M006RNJ CAP TANT 220UF 6.3V 20% 2312
MAX6519UKP110+T IC TEMP SENSOR SW SOT23-5
相关代理商/技术参数
参数描述
ADSP-BF524KBCZ-4 功能描述:IC DSP CTRLR 400MHZ 289CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘
ADSP-BF524KBCZ-4AX 制造商:Analog Devices 功能描述:
ADSP-BF524KBCZ-4C2 功能描述:IC DSP CTRLR 400MHZ 289CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘
ADSP-BF525 制造商:Analog Devices 功能描述:
ADSP-BF525ABCZ-5 功能描述:数字信号处理器和控制器 - DSP, DSC ADSP-BF525 Processor 533Mhz Ethernet USB RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*