- 您现在的位置：买卖IC网 > PDF目录19372 > ADSP-TS101SAB1-000 (Analog Devices Inc)IC DSP CONTROLLER 6MBIT 625 BGA PDF资料下载
参数资料
| 型号： | ADSP-TS101SAB1-000 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 20/48页 |
| 文件大小： | 0K |
| 描述： | IC DSP CONTROLLER 6MBIT 625 BGA |
| 标准包装： | 1 |
| 系列： | TigerSHARC® |
| 类型： | 定点/浮点 |
| 接口： | 主机接口，连接端口，多处理器 |
| 时钟速率： | 250MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 768kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 625-BBGA |
| 供应商设备封装： | 625-PBGA（27x27） |
| 包装： | 托盘 |
| 其它名称： | ADSP-TS101SAB1000 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
ADSP-TS101S
Rev. C
|
Page 27 of 48
|
May 2009
RESET4, 7
Global Reset
SCLK
TMS4
Test Mode Select (JTAG)
1.5
1.0
TCK
TDI4
Test Data Input (JTAG)
1.5
1.0
TCK
TDO
Test Data Output (JTAG)
6.0
1.0
5.0
TCK_FE
8
4, 7, 9
Test Reset (JTAG)
TCK
BM
Bus Master Debug Aid Only
4.2
0.8
SCLK
EMU10
Emulation
5.5
5.0
TCK or LCLK
JTAG_SYS_IN11
System Input
1.5
11.0
TCK
JTAG_SYS_OUT12
System Output
16.0
TCK_FE8
ID2–0
Chip ID—Must Be Constant
CONTROLIMP2–0
Static Pins—Must Be Constant
DS2–0
Static Pins—Must Be Constant
LCLKRAT2–09
Static Pins—Must Be Constant
SCLKFREQ9
Static Pins—Must Be Constant
1 The output valid (max) value in this column applies for the standard 30 pF capacitive load used in testing. To see how output valid varies with capacitive loading, see Figure 40
2 The external port protocols employ bus IDLE cycles for bus mastership transitions as well as slave address boundary crossings to avoid any potential bus contention. The
apparent driver overlap, due to output disables being larger than output enables, is not actual.
3 CPA and DPA pins are open drains and have 0.5 k internal pull-ups.
4 These input pins have Schmitt triggers and therefore do not need to be synchronized to a clock reference. These synchronous specifications only apply for recognition in the
current clock reference cycle.
5 This pin is a strap option. During reset, an internal resistor pulls the pin low.
6 For input specifications, see Table 21.
7 For additional requirement details, see Reset and Booting on Page 9.
8 TCK_FE indicates TCK falling edge.
9 These pins may change only during reset; recommend connecting it to V
DD_IO/VSS.
10Reference clock depends on function.
11System inputs are: IRQ3–0, BMS, LCLKRAT2–0, SCLKFREQ, BM, TMR0E, FLAG3–0, ID2–0, BRST, WRH, WRL, RD, MSSD, SDCKE, SDWE, CAS, RAS, ADDR31–0,
DATA63–0, DPA, CPA, HBG, BOFF, HBR, ACK, BR7–0, L0CLKIN, L0DAT7–0, L1CLKIN, L1DAT7–0, L2CLKIN, L2DAT7–0, L2DIR, L3CLKIN, L3DAT7–0, DS2–0,
CONTROLIMP2–0, RESET, DMAR3–0.
12System outputs are: BMS, BM, BUSLOCK, TMR0E, FLAG3–0, FLYBY, IOEN, MSH, BRST, WRH, WRL, RD, MS1–0, HDQM, LDQM, MSSD, SDCKE, SDWE, CAS, RAS,
ADDR31–0, DATA63–0, DPA, CPA, HBG, ACK, BR7–0, L0CLKOUT, L0DAT7–0, L0DIR, L1CLKOUT, L1DAT7–0, L1DIR, L2CLKOUT, L2DAT7–0, L2DIR, L3CLKOUT,
L3DAT7–0, L3DIR, EMU.
Table 28. AC Signal Specifications (for 16.7 ns <SCLK <25 ns) (All values in this table are in nanoseconds) (Continued)
Name
Description
Input
Setup
(min
)
Inp
u
tH
o
ld
(min
)
Ou
tpu
tV
a
lid
(max)
1
Ou
tpu
tH
o
ld
(min
)
Ou
tpu
tEn
ab
le
(min
)2
Output
Disable
(max)
2
R
e
fe
ren
ce
Clock
相关PDF资料 |
PDF描述 |
|---|---|
| RSM43DREH | CONN EDGECARD 86POS .156 EYELET |
| 1N4148TA | DIODE SS FAST 100V 200MA DO35 |
| ADSP-21160NKB-100 | IC DSP CONTROLLER 32BIT 400BGA |
| RMM43DREH | CONN EDGECARD 86POS .156 EYELET |
| RS-0509D/H3 | CONV DC/DC 2W 4.5-9VIN +/-09V |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-TS101SAB1-100 | 功能描述:IC DSP CTRLR 128BIT BUS 625BGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:TigerSHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-TS101SAB1Z000 | 功能描述:IC DSP CONTROLLER 6MBIT 625-BGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:TigerSHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-TS101SAB1Z100 | 功能描述:IC DSP CTRLR 128BIT BUS 625-BGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:TigerSHARC® 标准包装:40 系列:TMS320DM64x, DaVinci™ 类型:定点 接口:I²C，McASP，McBSP 时钟速率:400MHz 非易失内存:外部 芯片上RAM:160kB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:0°C ~ 90°C 安装类型:表面贴装 封装/外壳:548-BBGA，FCBGA 供应商设备封装:548-FCBGA（27x27） 包装:托盘 配用:TMDSDMK642-0E-ND - DEVELPER KIT W/NTSC CAMERA296-23038-ND - DSP STARTER KIT FOR TMS320C6416296-23059-ND - FLASHBURN PORTING KIT296-23058-ND - EVAL MODULE FOR DM642TMDSDMK642-ND - DEVELOPER KIT W/NTSC CAMERA |
| ADSP-TS101SAB2-000 | 功能描述:IC DSP CONTROLLER 6MBIT 484 BGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:TigerSHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-TS101SAB2-050 | 制造商:Analog Devices 功能描述:TIGERSHARC - Trays |
发布紧急采购，3分钟左右您将得到回复。