参数资料
| 型号： | ADV3205JSTZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 18/21页 |
| 文件大小： | 0K |
| 描述： | IC CROSSPOINT SWIT 16X16 100LQFP |
| 标准包装： | 1 |
| 功能： | 交叉点开关 |
| 电路： | 1 x 16:16 |
| 电压电源： | 单/双电源 |
| 电压 - 电源，单路/双路(±)： | 4.5 V ~ 5.5 V，±5.5 V |
| 电流 - 电源： | 45mA |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-LQFP（14x14） |
| 包装： | 托盘 |
Data Sheet
ADV3205
Rev. 0 | Page 5 of 20
TIMING CHARACTERISTICS (PARALLEL MODE)
Table 4.
Limit
Parameter
Symbol
Min
Max
Unit
Parallel Data Setup Time
t1d
20
ns
Address Setup Time
t1a
20
ns
CLK Enable Width
t2
100
ns
Parallel Data Hold Time
t3d
20
ns
Address Hold Time
t3a
20
ns
CLK Pulse Separation
t4
100
ns
CLK-to-UPDATE Delay
t5
0
ns
UPDATE Pulse Width
t6
50
ns
Propagation Delay, UPDATE to Switch On or Off
50
ns
CLK, UPDATE Rise and Fall Times
100
ns
RESET Time
200
ns
103
42
-003
1
0
CLK
1
0
A0 TO A3
1
0
D0 TO D4
1 = LATCHED
UPDATE
0 = TRANSPARENT
t6
t5
t1a
t3a
t3d
t1d
t4
t2
Figure 3. Timing Diagram, Parallel Mode
Table 5. Logic Levels
VIH
VIL
VOH
VOL
IIH
IIL
IOH
IOL
RESET, SER/PAR
CLK, D0, D1, D2,
D3, D4, A0, A1, A2,
A3, CE, UPDATE
RESET, SER/PAR
CLK, D0, D1, D2,
D3, D4, A0, A1, A2,
A3, CE, UPDATE
DATA OUT
RESET, SER/PAR
CLK, D0, D1, D2,
D3, D4, A0, A1, A2,
A3, CE, UPDATE
RESET, SER/PAR
CLK, D0, D1, D2,
D3, D4, A0, A1, A2,
A3, CE, UPDATE
DATA OUT
2.0 V min
0.8 V max
2.7 V min
0.5 V max
20 μA max
400 μA min
400 μA max
3.0 mA min
相关PDF资料 |
PDF描述 |
|---|---|
| ADV3220ACPZ-R7 | IC MULTIPLEXER 2:1 16LFCSP |
| ADV3222ARZ-R7 | IC MULTIPLEXER 4:1 16SOIC |
| ADV3225ACPZ | IC CROSSPOINT SW 16X8 72LFCSP |
| ADV3226ACPZ | IC CROSSPOINT SW 16X16 100LFCSP |
| ADV3228ACPZ | IC CROSSPOINT SW 16X8 72LFCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADV32121501 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV32121502 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV32121503 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV32147411 | 制造商:LG Corporation 功能描述:Frame Assembly |
| ADV32147412 | 制造商:LG Corporation 功能描述:Frame Assembly |
发布紧急采购，3分钟左右您将得到回复。