参数资料
| 型号： | APA450-BGG456I |
| 厂商： | Microsemi SoC |
| 文件页数： | 148/178页 |
| 文件大小： | 0K |
| 描述： | IC FPGA PROASIC+ 450K 456-PBGA |
| 标准包装： | 24 |
| 系列： | ProASICPLUS |
| RAM 位总计： | 110592 |
| 输入/输出数： | 344 |
| 门数： | 450000 |
| 电源电压： | 2.3 V ~ 2.7 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 456-BBGA |
| 供应商设备封装： | 456-PBGA（35x35） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页当前第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页
ProASICPLUS Flash Family FPGAs
v5.9
2-61
Synchronous Write and Read to the Same Location
Note: * New data is read if WCLKS
↑ occurs before setup time. The data stored is read if WCLKS ↑ occurs after hold time. The plot shows
the normal operation status.
Figure 2-34 Synchronous Write and Read to the Same Location
Table 2-58 TJ = 0°C to 110°C; VDD = 2.3 V to 2.7 V for Commercial/Industrial
TJ = –55°C to 150°C, VDD = 2.3 V to 2.7 V for Military/MIL-STD-883
Symbol txxx
Description
Min.
Max.
Units
Notes
CCYC
Cycle time
7.5
ns
CMH
Clock high phase
3.0
ns
CML
Clock low phase
3.0
ns
WCLKRCLKS
WCLKS
↑ to RCLKS ↑ setup time
– 0.1
ns
WCLKRCLKH
WCLKS
↑ to RCLKS ↑ hold time
7.0
ns
OCH
Old DO valid from RCLKS
↑
3.0
ns
OCA/OCH displayed for
Access Timed Output
OCA
New DO valid from RCLKS
↑
7.5
ns
Notes:
1. This behavior is valid for Access Timed Output and Pipelined Mode Output. The table shows the timings of an Access Timed Output.
2. During synchronous write and synchronous read access to the same location, the new write data will be read out if the active write
clock edge occurs before or at the same time as the active read clock edge. The negative setup time insures this behavior for WCLKS
and RCLKS driven by the same design signal.
3. If WCLKS changes after the hold time, the data will be read.
4. A setup or hold time violation will result in unknown output data.
RCLKS
DO
WCLKS
t
WCLKRCLKH
New Data*
Last Cycle Data
t
WCLKRCLKS
t
OCH
t
CCYC
t
CMH
t
CML
t
OCA
相关PDF资料 |
PDF描述 |
|---|---|
| A54SX72A-1PQG208I | IC FPGA SX-A 108K 208-PQFP |
| A54SX72A-1PQ208I | IC FPGA SX-A 108K 208-PQFP |
| A54SX72A-2PQ208 | IC FPGA SX-A 108K 208-PQFP |
| A54SX72A-2PQG208 | IC FPGA SX-A 108K 208-PQFP |
| 10320-A200-00 | CONN JUNCTION SHELL 20POS STRGT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| APA450-BGGB | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA450-BGGES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA450-BGGI | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA450-BGGM | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA450-BGGPP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。