- 您现在的位置：买卖IC网 > PDF目录16231 > CDB5463U (Cirrus Logic Inc)BOARD EVAL & SOFTWARE CS5463 ADC PDF资料下载
参数资料
| 型号： | CDB5463U |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 26/46页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL & SOFTWARE CS5463 ADC |
| 标准包装： | 1 |
| 主要目的： | 电源管理，电度表/功率表 |
| 嵌入式： | 是，MCU，8 位 |
| 已用 IC / 零件： | CS5463 |
| 主要属性： | 1 相，能量至频率输出 |
| 次要属性： | GUI、USB、SPI 接口 |
| 已供物品： | 板 |
| 产品目录页面： | 754 (CN2011-ZH PDF) |
| 相关产品： | CS5463-ISZR-ND - IC ENERGY METERING 1PHASE 24SSOP 598-1192-5-ND - IC PWR/ENERGY METER 2CH 24-SSOP 598-1096-5-ND - IC ENERGY METERING 1PHASE 24SSOP |
| 其它名称： | 598-1553 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页
CS5463
6. REGISTER DESCRIPTION
1.
2.
“Default” = bit status after power-on or reset
Any bit not labeled is Reserved. A zero should always be used when writing to one of these bits.
6.1 Page 0 Registers
6.1.1 Configuration Register ( Config )
Address: 0
23
PC6
15
EWA
7
-
22
PC5
14
-
6
-
21
PC4
13
-
5
-
20
PC3
12
IMODE
4
iCPU
19
PC2
11
IINV
3
K3
18
PC1
10
-
2
K2
17
PC0
9
-
1
K1
16
Igain
8
-
0
K0
Default = 0x000001
26
PC[6:0]
I gain
EWA
IMODE, IINV
iCPU
K[3:0]
Phase compensation. A 2’s complement number which sets a delay in the voltage channel rel-
ative to the current channel. Default setting is 0000000 = 0.0215 degree phase delay at 60 Hz
(when MCLK = 4.096 MHz). See Section 7.2 Phase Compensation on page 39 for more infor-
mation.
Sets the gain of the current PGA.
0 = Gain is 10 (default)
1 = Gain is 50
Allows the E1 and E2 pins to be configured as open-collector output pins.
0 = Normal outputs (default)
1 = Only the pull-down device of the E1 and E2 pins are active
Interrupt configuration bits. Select the desired pin behavior for indication of an interrupt.
00 = Active-low level (default)
01 = Active-high level
10 = High-to-low pulse
11 = Low-to-high pulse
Inverts the CPUCLK clock. In order to reduce the level of noise present when analog signals
are sampled, the logic driven by CPUCLK should not be active during the sample edge.
0 = Normal operation (default)
1 = Minimize noise when CPUCLK is driving rising edge logic
Clock divider. A 4-bit binary number used to divide the value of MCLK to generate the internal
clock DCLK. The internal clock frequency is DCLK = MCLK/K. The value of K can range be-
tween 1 and 16. Note that a value of “0000” will set K to 16 (not zero). K = 1 at reset.
DS678F3
相关PDF资料 |
PDF描述 |
|---|---|
| 2474R-25L | INDUCTOR 100UH POWER AXIAL |
| EBA36DRXH | CONN EDGECARD .125 DIP 72POS |
| M3URK-2018R | IDC CABLE - MKS20K/MC20M/MPR20K |
| EET-UQ2G681KA | CAP ALUM 680UF 400V 20% SNAP |
| EMM06DRMI-S288 | CONN EDGECARD 12POS .156 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CDB5463U-Z | 功能描述:EVAL BOARD USB FOR CS5463 RoHS:是 类别:编程器，开发系统 >> 评估板 - 模数转换器 (ADC) 系列:- 产品培训模块:Obsolescence Mitigation Program 标准包装:1 系列:- ADC 的数量:1 位数:12 采样率（每秒）:94.4k 数据接口:USB 输入范围:±VREF/2 在以下条件下的电源（标准）:- 工作温度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，软件 |
| CDB5464U | 功能描述:数据转换 IC 开发工具 Eval Bd 3-Ch Sngl-Phs Pow/Energy RoHS:否 制造商:Texas Instruments 产品:Demonstration Kits 类型:ADC 工具用于评估:ADS130E08 接口类型:SPI 工作电源电压:- 6 V to + 6 V |
| CDB5464U-Z | 制造商:Cirrus Logic 功能描述:EVAL BD PB-FREE DEMO BOARD FOR CS5464 - Boxed Product (Development Kits) 制造商:Cirrus Logic 功能描述:Eval Board |
| CDB5466U | 功能描述:数据转换 IC 开发工具 Eval Bd F/Residental Pow-Meter Apps RoHS:否 制造商:Texas Instruments 产品:Demonstration Kits 类型:ADC 工具用于评估:ADS130E08 接口类型:SPI 工作电源电压:- 6 V to + 6 V |
| CDB5466U-Z | 制造商:Cirrus Logic 功能描述:PB-FREEEVAL BOARD FOR CS5466 WITH USB - Bulk |
发布紧急采购，3分钟左右您将得到回复。