- 您现在的位置：买卖IC网 > PDF目录378829 > CH7009A-T (Electronic Theatre Controls, Inc.) Chrontel CH7009 DVI / TV Output Device PDF资料下载
参数资料
| 型号： | CH7009A-T |
| 厂商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Chrontel CH7009 DVI / TV Output Device |
| 中文描述： | 昆泰CH7009和DVI / TV输出设备 |
| 文件页数： | 10/46页 |
| 文件大小： | 580K |
| 代理商： | CH7009A-T |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页
CHRONTEL
Input Interface
CH7009A
10
201-0000-035 Rev 1.1, 5/8/2000
Two distinct methods of transferring data to the CH7009 are described. They are:
Multiplexed data, clock input at 1X pixel rate
Multiplexed data, clock input at 2X pixel rate
For the multiplexed data, clock at 1X pixel rate the data applied to the CH7009 is latched with both edges of
the clock (also referred to as dual-edge transfer mode). For the multiplexed data, clock at 2X pixel rate the data
applied to the CH7009 is latched with one edge of the clock. The polarity of the pixel clock can be reversed
under IIC control.
Input Clock and Data Timing Diagram
The figure below shows the timing diagram for input data and clocks. The first XCLK/XCLK* waveform
represents the input clock for the multiplexed data, clock at 2X pixel rate method. The second XCLK/XCLK*
waveform represents the input clock for the multiplexed data, clock at 1X pixel rate method.
Figure 5: Interface Timing
1
D[11:0], H, V DE times measured when input equals Vref+100mV on rising edges, Vref-100mV on falling edges.
Table 4: Interface Timing
Symbol
Parameter
V
OH
Output high level of interface signals
V
OL
Output Low level of interface signals
t1
1
D[11:0], H, V & DE to XCLK = XCLK* Delay (setup
time)
t2
1
XCLK = XCLK* to D[11:0], H, V & DE Delay (hold time)
DVDDV Digital I/O Supply Voltage
Min
Max
Unit
V
DVDDV - 0.2
DVDDV + 0.2
-0.2
0.2
V
TBD
nS
TBD
nS
1.1 – 5%
3.3 + 5%
V
D[11:0]
XCLK/
XCLK*
H
V
DE
64 P-OUT
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
V
OH
V
OL
t1
t2
t2
t1
1 VGA Line
XCLK/
XCLK*
V
OH
V
OL
相关PDF资料 |
PDF描述 |
|---|---|
| CH7303 | Chrontel CH7303 HDTV / DVI Encoder |
| CH8398A | TRUE-COLOR CHRONDAC WITH 16-BIT INTERFACE |
| CHF1206CNT | 20 W Power RF Chip Termination |
| CHF1206CNT500LY | 20 W Power RF Chip Termination |
| CHF1206CNT500LZ | 20 W Power RF Chip Termination |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CH7011A-T | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Consumer IC |
| CH7012 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Chrontel CH7012 TV Output Device |
| CH7012A | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Chrontel CH7012 TV Output Device |
| CH7012A-T | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Chrontel CH7012 TV Output Device |
| CH7013A | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Digital PC to TV Encoder |
发布紧急采购，3分钟左右您将得到回复。