参数资料
| 型号： | CS4265-CNZ |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 18/46页 |
| 文件大小： | 0K |
| 描述： | IC CODEC 24BIT 104DB 32QFN |
| 标准包装： | 60 |
| 类型： | 立体声音频 |
| 数据接口： | PCM 音频接口 |
| 分辨率（位）： | 24 b |
| ADC / DAC 数量： | 2 / 2 |
| 三角积分调变： | 是 |
| 动态范围，标准 ADC / DAC (db)： | 104 / 104 |
| 电压 - 电源，模拟： | 3.13 V ~ 5.25 V |
| 电压 - 电源，数字： | 3.13 V ~ 5.25 V |
| 工作温度： | -10°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 32-QFN |
| 供应商设备封装： | 32-QFN 裸露焊盘（5x5） |
| 包装： | 托盘 |
| 产品目录页面： | 754 (CN2011-ZH PDF) |
| 配用： | 598-1001-ND - BOARD EVAL FOR CS4265 CODEC |
| 其它名称： | 598-1039 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页
DS657F3
25
CS4265
In both Master and Slave Modes, the external MCLK must be divided down based on the MCLK/LRCK
ratio to achieve a post-divider MCLK/LRCK ratio of 256x for SSM, 128x for DSM, or 64x for QSM. Table 3
lists the appropriate dividers.
4.2.2
Master Mode
As a clock master, LRCK and SCLK will operate as outputs. LRCK and SCLK are internally derived from
MCLK with LRCK equal to Fs and SCLK equal to 64 x Fs as shown in Figure 10.
4.2.3
Slave Mode
In Slave Mode, SCLK and LRCK operate as inputs. The Left/Right clock signal must be equal to the sam-
ple rate, Fs, and must be synchronously derived from the supplied master clock, MCLK.
The serial bit clock, SCLK, must be synchronously derived from the master clock, MCLK, and be equal to
128x, 64x, 48x or 32x Fs, depending on the desired speed mode. Refer to Table 4 for required clock ra-
tios.
4.3
High-Pass Filter and DC Offset Calibration
When using operational amplifiers in the input circuitry driving the CS4265, a small DC offset may be driven
into the A/D converter. The CS4265 includes a high-pass filter after the decimator to remove any DC offset
MCLK/LRCK Ratio
MCLK Dividers
64x
--
÷1
96x
--
÷1.5
128x
-÷1
÷2
192x
-÷1.5
÷3
256x
÷1
÷2
÷4
384x
÷1.5
÷3
-
512x
÷2
÷4
-
768x
÷3
-
1024x
÷4
-
Mode
SSM
DSM
QSM
Table 3. MCLK Dividers
Single-Speed
Double-Speed
Quad-Speed
SCLK/LRCK Ratio
32x, 48x, 64x, 128x
32x, 48x, 64x
Table 4. Slave Mode Serial Bit Clock Ratios
÷256
÷128
÷64
÷4
÷2
÷1
00
01
10
00
01
10
LRCK
SCLK
000
001
010
÷1
÷1.5
÷2
011
100
÷3
÷4
MCLK
FM Bits
MCLK Freq Bits
Figure 10. Master Mode Clocking
相关PDF资料 |
PDF描述 |
|---|---|
| CS4270-DZZ | IC CODEC 24BIT 105DB 24TSSOP |
| CS4271-DZZ | IC CODEC 24BIT 114DB 28-TSSOP |
| CS4272-DZZ | IC CODEC 24BIT 114DB 28-TSSOP |
| CS4299-JQZR | IC CODEC AC 97 W/SRC 48-LQFP |
| CS42L51-DNZ | IC CODEC STEREO W/HDPN AMP 32QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS4265-CNZ/C1 | 制造商:Cirrus Logic 功能描述: |
| CS4265-CNZR | 功能描述:接口—CODEC IC 24bit 192kHz Str Cdc w/PGA &Inpt Mux RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
| CS4265-DNZ | 功能描述:接口—CODEC Stereo Audio CODEC 104 dB 192 kHz RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
| CS4265-DNZR | 功能描述:接口—CODEC IC 24-bit 192kHz Str Cdc w/PGA &Inpt Mux RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
| CS4267AM | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。