- 您现在的位置：买卖IC网 > PDF目录170346 > CY39050Z484-222MBC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 7 ns, PBGA484 PDF资料下载
参数资料
| 型号： | CY39050Z484-222MBC |
| 厂商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 英文描述： | LOADABLE PLD, 7 ns, PBGA484 |
| 封装： | 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, TFBGA-484 |
| 文件页数： | 13/57页 |
| 文件大小： | 1166K |
| 代理商： | CY39050Z484-222MBC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页当前第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页
PRELIMINARY
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. **
Page 20 of 57
Miscellaneous Delays
tCPLD
Delay from the input of a cluster PIM, through a macrocell in the cluster, back to a cluster PIM input. This
parameter can be added to the tPD and tSCS parameters for each extra pass through the AND/OR array
required by a given signal path
tMCCD
Adder for carry chain logic per macrocell
tIOD
Delay from the input of the output buffer to the I/O pin
tIOIN
Delay from the I/O pin to the input of the channel buffer
tCKIN
Delay from the clock pin to the input of the clock driver
tIOREGPIN
Delay from the I/O pin to the input of the I/O register
PLL Parameters
tMCCJ
Maximum cycle to cycle jitter time
tDWSA
PLL delay with skew adjustment
tDWOSA
PLL delay without any skew adjustment
tLOCK
Lock time for the PLL
fPLLO
Output frequency of the PLL
fPLLI
Input frequency of the PLL
JTAG Parameters
tJCKH
TCLK HIGH time
tJCKL
TCLK LOW time
tJCP
TCLK clock period
tJSU
JTAG port setup time (TDI/TMS inputs)
tJH
JTAG port hold time (TDI/TMS inputs)
tJCO
JTAG port clock to output time (TDO)
tJXZ
JTAG port valid output to high impedance (TDO)
tJZX
JTAG port high impedance to valid output (TDO)
Switching Characteristics - Parameter Descriptions Over the Operating Range [12] (continued)
Parameter
Description
相关PDF资料 |
PDF描述 |
|---|---|
| CY39200V208-167NTC | LOADABLE PLD, 8.5 ns, PQFP208 |
| CY39200V388-167MGC | LOADABLE PLD, 8.5 ns, PBGA388 |
| CY39200V484-167BBC | LOADABLE PLD, 8.5 ns, PBGA484 |
| CY39200V676-167MBC | LOADABLE PLD, 8.5 ns, PBGA676 |
| CY39200Z208-167NC | LOADABLE PLD, 8.5 ns, PQFP208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY39050Z676-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BBI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BGC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BGI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V208-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
发布紧急采购，3分钟左右您将得到回复。