- 您现在的位置：买卖IC网 > PDF目录170346 > CY39100V388B-83MGXC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 15 ns, PBGA388 PDF资料下载
参数资料
| 型号： | CY39100V388B-83MGXC |
| 厂商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 英文描述： | LOADABLE PLD, 15 ns, PBGA388 |
| 封装： | 35 X 35 MM, 1.27 MM PITCH, LEAD FREE, BGA-388 |
| 文件页数： | 27/86页 |
| 文件大小： | 2677K |
| 代理商： | CY39100V388B-83MGXC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *I
Page 33 of 86
Channel Memory Synchronous FIFO Empty/Write Timing
Switching Waveforms (continued)
WRITE ENABLE
tCHMCLK
tCHMFS
tCHMFH
Dn+1
REGISTERED
INPUT
EMPTY FLAG
PORT A CLOCK
READ ENABLE
tCHMSKEW2
tCHMFO
tCHMFRDV
PORT B CLOCK
RE
REGISTERED
OUTPUT
(Active LOW)
相关PDF资料 |
PDF描述 |
|---|---|
| CY39200V208-125NTXC | LOADABLE PLD, 10 ns, PQFP208 |
| CY39050V208-125NTXC | LOADABLE PLD, 10 ns, PQFP208 |
| CY39050V208-125NTXI | LOADABLE PLD, 10 ns, PQFP208 |
| CY39050V208-233NTXC | LOADABLE PLD, 7.2 ns, PQFP208 |
| CY39050V208-83NTXC | LOADABLE PLD, 15 ns, PQFP208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY39100V484-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V484-125BBI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V484-125BGC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V484-125BGI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V484-125MBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
发布紧急采购，3分钟左右您将得到回复。