- 您现在的位置：买卖IC网 > PDF目录380137 > CY39200V388-200NTC (Cypress Semiconductor Corp.) CPLDs at FPGA Densities PDF资料下载
参数资料
| 型号： | CY39200V388-200NTC |
| 厂商： | Cypress Semiconductor Corp. |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件页数： | 76/86页 |
| 文件大小： | 1235K |
| 代理商： | CY39200V388-200NTC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页当前第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 76 of 86
Y7
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
Y16
Y17
Y18
Y19
Y20
Y21
Y22
AA1
AA2
AA3
AA4
AA5
AA6
AA7
AA8
AA9
AA10
AA11
AA12
AA13
AA14
AA15
AA16
AA17
AA18
AA19
AA20
AA21
AA22
AB1
AB2
AB3
AB4
IO2
NC
NC
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
NC
NC
NC
NC
NC
GND
GND
NC
V
CCIO2
IO/V
REF2
IO2
NC
IO2
NC
NC
IO2
IO3
IO3
NC
IO3
NC
NC
IO/V
REF3
V
CCIO3
NC
GND
GND
GND
GND
NC
NC
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
NC
NC
NC
GND
GND
NC
V
CCIO2
IO/V
REF2
IO2
IO2
IO2
NC
IO2
IO2
IO3
IO3
NC
IO3
IO3
IO3
IO/V
REF3
V
CCIO3
NC
GND
GND
GND
GND
NC
NC
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
NC
NC
NC
GND
GND
IO2
V
CCIO2
IO/V
REF2
IO2
IO2
IO2
V
CCIO2
IO2
IO2
IO3
IO3
V
CCIO3
IO3
IO3
[20]
IO3
[20]
IO/V
REF3
V
CCIO3
NC
GND
GND
GND
GND
IO/V
REF2
IO/V
REF2
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
GND
GND
IO2
V
CCIO2
IO/V
REF2
IO2
IO2
IO2
V
CCIO2
IO2
IO2
IO3
IO3
V
CCIO3
IO3
IO3
IO3
IO/V
REF3
V
CCIO3
IO3
GND
GND
GND
GND
IO/V
REF2
IO/V
REF2
Note:
20. These I/Os have a slightly higher t
(propagation delay) than the rest of the pins. The use of these pins on the same packages of different densities or the
pins in the same relative position in smaller or larger FBGAs for signals with critical timing should be avoided. When first implementing a design in these
packages, the timing-driven routing of
Warp
6.2 and later versions will ensure these pins are avoided when routing critical signal.
Table 14. 484 FBGA Pin Table
(continued)
Pin
CY39050
CY39100
CY39165
CY39200
相关PDF资料 |
PDF描述 |
|---|---|
| CY39200V388-200NTI | CPLDs at FPGA Densities |
| CY39200V388-233BBC | CPLDs at FPGA Densities |
| CY39200V388-233BBI | CPLDs at FPGA Densities |
| CY39200V388-233BGC | CPLDs at FPGA Densities |
| CY39200V388-233BGI | CPLDs at FPGA Densities |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY39200V388-233MGC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V388-233MGI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V388-233NTC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V388-83MGC | 制造商:Cypress Semiconductor 功能描述: |
| CY39200V484-125BBC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
发布紧急采购，3分钟左右您将得到回复。