- 您现在的位置：买卖IC网 > PDF目录11005 > DS2156L+ (Maxim Integrated Products)IC TXRX T1/E1/J1 1-CHIP 100-LQFP PDF资料下载
参数资料
| 型号： | DS2156L+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 54/265页 |
| 文件大小： | 0K |
| 描述： | IC TXRX T1/E1/J1 1-CHIP 100-LQFP |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 90 |
| 功能： | 单芯片收发器 |
| 接口： | E1，J1，T1，TDM，UTOPIA II |
| 电路数： | 1 |
| 电源电压： | 3.14 V ~ 3.47 V |
| 电流 - 电源： | 75mA |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-LQFP（14x14） |
| 包装： | 托盘 |
| 包括： | BERT 发生器和检测器，CMI 编码器和解码器，HDLC 控制器 |
| 产品目录页面： | 1429 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页当前第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页
DS2156
147 of 265
22.4 Receive HDLC Code Example
The following is an example of a receive HDLC routine:
1)
Reset receive HDLC controller.
2)
Set HDLC mode, mapping, and high watermark.
3)
Start new message buffer.
4)
Enable RPE and RHWM interrupts.
5)
Wait for interrupt.
6)
Disable RPE and RHWM interrupts.
7)
Read HxRPBA register. N = HxRPBA (lower 7 bits are byte count, MSB is status).
8)
Read (N and 7Fh) bytes from receive FIFO and store in message buffer.
9)
Read INFO5 register.
10)
If PS2, PS1, PS0 = 000, then go to Step 4.
11)
If PS2, PS1, PS0 = 001, then packet terminated OK, save present message buffer.
12)
If PS2, PS1, PS0 = 010, then packet terminated with CRC error.
13)
If PS2, PS1, PS0 = 011, then packet aborted.
14)
If PS2, PS1, PS0 = 100, then FIFO overflowed.
15)
Go to Step 3.
22.5 Legacy FDL Support (T1 Mode)
22.5.1
Overview
To provide backward compatibility to the older DS21x52 T1 device, the DS2156 maintains the circuitry
that existed in the previous generation of the T1 framer. In new applications, it is recommended that the
22.5.2
Receive Section
In the receive section, the recovered FDL bits or Fs bits are shifted bit-by-bit into the receive FDL
register (RFDL). Because the RFDL is 8 bits in length, it fills up every 2ms (8 x 250s). The framer
signals an external microcontroller that the buffer has filled through the SR8.3 bit. If enabled through
IMR8.3, the INT pin toggles low, indicating that the buffer has filled and needs to be read. The user has
2ms to read this data before it is lost. If the byte in the RFDL matches either of the bytes programmed
into the RFDLM1 or RFDLM2 registers, then the SR8.1 bit is set to a 1 and the INT pin toggles low if
enabled through IMR8.1. This feature allows an external microcontroller to ignore the FDL or Fs pattern
until an important event occurs.
The framer also contains a zero destuffer, which is controlled through the T1RCR2.3 bit. In both ANSI
T1.403 and TR54016, communications on the FDL follows a subset of an LAPD protocol. The LAPD
protocol states that no more than five 1s should be transmitted in a row so that the data does not resemble
an opening or closing flag (01111110) or an abort signal (11111111). If enabled through T1RCR2.3, the
DS2156 automatically looks for five 1s in a row, followed by a 0. If it finds such a pattern, it
automatically removes the zero. If the zero destuffer sees six or more 1s in a row followed by a 0, the 0 is
not removed. The T1RCR2.3 bit should always be set to a 1 when the DS2156 is extracting the FDL.
Refer to Application Note 335: DS2141A, DS2151 Controlling the FDL for information about using the
DS2156 in FDL applications in this legacy support mode.
相关PDF资料 |
PDF描述 |
|---|---|
| DS2155LC2+ | IC TXRX T1/E1/J1 SGL 100-LQFP |
| DS26504L+ | IC T1/E1/J1 64KCC ELEMENT 64LQFP |
| MC908QT2AMFQE | IC MCU 8BIT 1.5K FLASH 8-DFN |
| MC9S08LG16CLH | IC MCU 8BIT LG16 FLASH 64-LQFP |
| DS21354LC1+ | IC TXRX E1 3.3V 100-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS2156L+ | 功能描述:网络控制器与处理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS2156LN | 功能描述:网络控制器与处理器 IC RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS2156LN+ | 功能描述:网络控制器与处理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS216 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Analog IC |
| DS2160 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Data Encryption Processor |
发布紧急采购，3分钟左右您将得到回复。