- 您现在的位置：买卖IC网 > PDF目录1916 > DS34T102GN+ (Maxim Integrated Products)IC TDM OVER PACKET 484TEBGA PDF资料下载
参数资料
| 型号： | DS34T102GN+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 61/366页 |
| 文件大小： | 0K |
| 描述： | IC TDM OVER PACKET 484TEBGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 30 |
| 类型： | TDM（分时复用） |
| 应用： | 数据传输 |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 484-BGA 裸露焊盘 |
| 供应商设备封装： | 484-HSBGA（23x23） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页当前第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页
____________________________________________________ DS34T101, DS34T102, DS34T104, DS34T108
153 of 366
GCR1 (Global Control Register) 0x00
Bits
Data Element Name
R/W
Default
Description
1 = H_INT[1] forced inactive (high)
See Figure 10-63.
[0]
IPI0
R/W
0
Interrupt Pin Inhibit 0
0 = H_INT[0] normal interrupt output behavior
1 = H_INT[0] forced inactive (high)
See Figure 10-63.
GCR2 (Global Control Register 2) 0x04
Bits
Data Element Name
R/W
Default Description
[31:24]
Not Used
-
0
Must be set to zero.
[23:9]
Not Used
-
0
Must be set to zero.
[8]
BRPMU
R/W
0
BERT Rx Performance Monitor Update
This bit causes the Rx BERT performance monitoring registers to
be updated for all ports where local performance monitoring
update is disabled (BCR.PMUM =1). A 0 to 1 transition causes
the performance monitoring registers to be updated with the latest
data, and the counters reset. If BRPMU goes low before the local
BERT BSR.PMS bit goes high, an update might not be
performed. This bit has no for ports where BCR.PMUM=0. This is
an asynchronous signal.
[7:0]
LIUDn
R/W
0
Line Interface Unit Disable n
Bit 7 is LIUD8; bit 0 is LIUD1. When set, each of these bits
disables the corresponding internal LIU and enables the
external LIU (or other component such as an M13 mux or
SONET/SDH mapper).
0 = Internal LIU enabled
1 = Internal LIU disabled
to configure the framer and formatter for NRZ data on RDATFn
and TDATFn. Also, unused LIUs can be powered down by setting
GTRR (Global Transceiver Reset Register) 0x08
Bits
Data Element Name
R/W
Default Description
[31:19]
Not Used
-
0
Must be set to zero.
[18]
TOPRST
R/W
0
TDMoP Core Software Reset
When set, this bit resets all of the TDMoP configuration registers
to their default value.
0 = Normal operation
1 = Reset the TDMoP core
[17]
BSRST
R/W
0
BERT Software Reset
All BERT logic and registers are reset on a 0-to-1 transition of this
bit. The reset is released when a zero is written to this bit.
0 = Normal operation
1 = Reset all BERTs
[16]
FSRST
R/W
0
Framer Software Reset
All framer logic and registers are reset on a 0-to-1 transition of
this bit. The reset is released when a zero is written to this bit.
0 = Normal operation
1 = Reset all framers
相关PDF资料 |
PDF描述 |
|---|---|
| DS3501U+H | IC POT NV 128POS HV 10-USOP |
| DS3502U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3503U+ | IC POT DGTL NV 128TAP 10-MSOP |
| DS3897MX | IC TXRX BTL TRAPEZIODAL 20-SOIC |
| DS3901E+ | IC RESIST VAR TRPL 14TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS34T102GN+ | 功能描述:网络控制器与处理器 IC Dual TDM Over Packet Chip RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS34T104 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:Single/Dual/Quad/Octal TDM-over-Packet Chip |
| DS34T104GN | 功能描述:网络控制器与处理器 IC Quad TDM Over Packet Chip RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
发布紧急采购，3分钟左右您将得到回复。