参数资料
型号: DS72611C120FPV
厂商: Renesas Electronics America
文件页数: 12/226页
文件大小: 0K
描述: IC SUPERH MPU ROMLESS FP-176EV
标准包装: 1
系列: SuperH® SH7200
核心处理器: SH-2A
芯体尺寸: 32-位
速度: 120MHz
连通性: CAN,EBI/EMI,FIFO,I²C,SCI,串行声控
外围设备: DMA,POR,PWM,WDT
输入/输出数: 104
程序存储器类型: ROMless
RAM 容量: 32K x 8
电压 - 电源 (Vcc/Vdd): 3 V ~ 3.6 V
数据转换器: A/D 8x10b; D/A 2x8b
振荡器型: 外部
工作温度: -20°C ~ 75°C
封装/外壳: 176-LQFP
包装: 托盘
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页当前第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页
R01UH0025EJ0300 Rev. 3.00
Page xiii of xxxii
Sep 24, 2010
7.3.4
Break Data Mask Register (BDMR) ................................................................. 171
7.3.5
Break Bus Cycle Register (BBR)...................................................................... 172
7.3.6
Break Control Register (BRCR) ....................................................................... 174
7.4
Operation .......................................................................................................................... 177
7.4.1
Flow of the User Break Operation .................................................................... 177
7.4.2
Break on Instruction Fetch Cycle...................................................................... 178
7.4.3
Break on Data Access Cycle ............................................................................. 179
7.4.4
Value of Saved Program Counter ..................................................................... 180
7.4.5
Usage Examples................................................................................................ 181
7.5
Usage Notes ...................................................................................................................... 184
Section 8 Cache..................................................................................................185
8.1
Features............................................................................................................................. 185
8.1.1
Cache Structure................................................................................................. 185
8.2
Register Descriptions ........................................................................................................ 188
8.2.1
Cache Control Register 1 (CCR1) .................................................................... 188
8.2.2
Cache Control Register 2 (CCR2) .................................................................... 190
8.3
Operation .......................................................................................................................... 193
8.3.1
Searching Cache................................................................................................ 193
8.3.2
Read Access ...................................................................................................... 195
8.3.3
Prefetch Operation (Only for Operand Cache) ................................................. 195
8.3.4
Write Operation (Only for Operand Cache)...................................................... 195
8.3.5
Write-Back Buffer (Only for Operand Cache).................................................. 196
8.3.6
Coherency of Cache and External Memory ...................................................... 198
8.4
Memory-Mapped Cache ................................................................................................... 198
8.4.1
Address Array ................................................................................................... 198
8.4.2
Data Array......................................................................................................... 199
8.4.3
Usage Examples................................................................................................ 201
8.4.4
Notes ................................................................................................................. 202
Section 9 Bus State Controller (BSC)................................................................203
9.1
Features............................................................................................................................. 203
9.2
Input/Output Pins .............................................................................................................. 205
9.3
Area Overview.................................................................................................................. 207
9.3.1
Address Map ..................................................................................................... 207
9.3.2
Data Bus Width and Pin Function Setting for Individual Areas ....................... 208
9.4
Register Descriptions ........................................................................................................ 209
9.4.1
CSn Control Register (CSnCNT) (n = 0 to 6)................................................... 211
9.4.2
CSn Recovery Cycle Setting Register (CSnREC) (n = 0 to 6) ......................... 213
9.4.3
SDRAMCm Control Register (SDCmCNT) (m = 0, 1).................................... 215
相关PDF资料
PDF描述
C8051F530-IT IC 8051 MCU 8K FLASH 20TSSOP
VE-JWM-IY-F1 CONVERTER MOD DC/DC 10V 50W
C8051F530-IM IC 8051 MCU 8K FLASH 20QFN
VE-JW3-IY-F4 CONVERTER MOD DC/DC 24V 50W
VE-JW2-IY-F4 CONVERTER MOD DC/DC 15V 50W
相关代理商/技术参数
参数描述
DS72611RB120FPV 功能描述:IC SUPERH MPU ROMLESS 176LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器, 系列:SuperH® SH7200 标准包装:160 系列:S08 核心处理器:S08 芯体尺寸:8-位 速度:40MHz 连通性:I²C,LIN,SCI,SPI 外围设备:LCD,LVD,POR,PWM,WDT 输入/输出数:53 程序存储器容量:32KB(32K x 8) 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:1.9K x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:A/D 12x12b 振荡器型:内部 工作温度:-40°C ~ 105°C 封装/外壳:64-LQFP 包装:托盘
DS72611RP100FPV 功能描述:IC SUPERH MPU ROMLESS 176LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器, 系列:SuperH® SH7200 标准包装:160 系列:S08 核心处理器:S08 芯体尺寸:8-位 速度:40MHz 连通性:I²C,LIN,SCI,SPI 外围设备:LCD,LVD,POR,PWM,WDT 输入/输出数:53 程序存储器容量:32KB(32K x 8) 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:1.9K x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:A/D 12x12b 振荡器型:内部 工作温度:-40°C ~ 105°C 封装/外壳:64-LQFP 包装:托盘
DS72611RP80FPV 功能描述:IC SUPERH MPU ROMLESS 176LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器, 系列:SuperH® SH7200 标准包装:160 系列:S08 核心处理器:S08 芯体尺寸:8-位 速度:40MHz 连通性:I²C,LIN,SCI,SPI 外围设备:LCD,LVD,POR,PWM,WDT 输入/输出数:53 程序存储器容量:32KB(32K x 8) 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:1.9K x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:A/D 12x12b 振荡器型:内部 工作温度:-40°C ~ 105°C 封装/外壳:64-LQFP 包装:托盘
DS72612RB120FPV 功能描述:IC SUPERH MPU ROMLESS 176LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器, 系列:SuperH® SH7200 标准包装:160 系列:S08 核心处理器:S08 芯体尺寸:8-位 速度:40MHz 连通性:I²C,LIN,SCI,SPI 外围设备:LCD,LVD,POR,PWM,WDT 输入/输出数:53 程序存储器容量:32KB(32K x 8) 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:1.9K x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:A/D 12x12b 振荡器型:内部 工作温度:-40°C ~ 105°C 封装/外壳:64-LQFP 包装:托盘
DS72612RP100FPV 功能描述:IC SUPERH MPU ROMLESS 176LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器, 系列:SuperH® SH7200 标准包装:160 系列:S08 核心处理器:S08 芯体尺寸:8-位 速度:40MHz 连通性:I²C,LIN,SCI,SPI 外围设备:LCD,LVD,POR,PWM,WDT 输入/输出数:53 程序存储器容量:32KB(32K x 8) 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:1.9K x 8 电压 - 电源 (Vcc/Vdd):2.7 V ~ 5.5 V 数据转换器:A/D 12x12b 振荡器型:内部 工作温度:-40°C ~ 105°C 封装/外壳:64-LQFP 包装:托盘