- 您现在的位置：买卖IC网 > PDF目录1917 > DSPB56724AG (Freescale Semiconductor)DSP 24BIT AUD 250MHZ 144-LQFP PDF资料下载
参数资料
| 型号： | DSPB56724AG |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 19/48页 |
| 文件大小： | 0K |
| 描述： | DSP 24BIT AUD 250MHZ 144-LQFP |
| 标准包装： | 60 |
| 系列： | DSP56K/Symphony |
| 类型： | 音频处理器 |
| 接口： | 主机接口，I²C，SAI，SPI |
| 时钟速率： | 250MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 112kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-LQFP |
| 供应商设备封装： | 144-LQFP（20x20） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
Symphony DSP56724/ DSP56725 Multi-Core Audio Processors, Rev. 2
Freescale Semiconductor
26
92
FST input (wl) to data out enable from high impedance
—
21.0
—
ns
93
FST input (wl) to transmitter #0 drive enable assertion
—
14.0
—
ns
94
Flag output valid after SCKT rising edge
—
14.0
9.0
x ck
i ck
ns
95
HCKR/HCKT clock cycle
—
2
× TC
10
—
ns
96
HCKT input rising edge to SCKT output
—
18.0
—
ns
97
HCKR input rising edge to SCKR output
—
18.0
—
ns
Note:
1. 0.95 V < VVDD_CORE < 1.05 V and Tj < 100° C, CL = 50 pF
2. i ck = internal clock
x ck = external clock
i ck a = internal clock, asynchronous mode
(asynchronous implies that SCKT and SCKR are two different clocks)
i ck s = internal clock, synchronous mode
(synchronous implies that SCKT and SCKR are the same clock)
3. bl = bit length
wl = word length
wr = word length relative
4. SCKT(SCKT pin) = transmit clock
SCKR(SCKR pin) = receive clock
FST(FST pin) = transmit frame sync
FSR(FSR pin) = receive frame sync
HCKT(HCKT pin) = transmit high frequency clock
HCKR(HCKR pin) = receive high frequency clock
5. For the internal clock, the external clock cycle is defined by Tc and the ESAI control register.
6. The word-relative frame sync signal waveform relative to the clock operates in the same manner as the bit-length frame sync
signal waveform, but spreads from one serial clock before first bit clock (same as bit length frame sync signal), until the one
before last bit clock of the first word in frame.
7. Periodically sampled and not 100% tested.
8. ESAI_1, ESAI_2, ESAI_3 specs match those of ESAI.
Table 11. Enhanced Serial Audio Interface Timing (Continued)
No.
Characteristics1, 2, 3
Symbol Expression3
Min
Max
Condition4 Unit
相关PDF资料 |
PDF描述 |
|---|---|
| DSPIC30F2010T-20E/MM | IC DSPIC MCU/DSP 12K 28QFN |
| DSPIC30F2020-30I/MMB32 | IC DSPIC MCU/DSP 12K 28QFN |
| DSPIC30F3011-20I/P | IC DSPIC MCU/DSP 24K 40DIP |
| DSPIC30F3013-20I/ML | IC DSPIC MCU/DSP 24K 44QFN |
| DSPIC30F4011-30I/ML | IC DSPIC MCU/DSP 48K 44QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DSPB56724CAG | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Symphony? DSP56724/DSP56725 Multi-Core Audio Processors |
| DSPB56725AF | 功能描述:数字信号处理器和控制器 - DSP, DSC Multi-Core Audio Processor 80-Pin RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB56725CAF | 功能描述:数字信号处理器和控制器 - DSP, DSC PB FREE DSPB56724 AP RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB720DB1E | 功能描述:子卡和OEM板 B VERSION 720 DAUGHTER C RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
| DSPB721DB1E | 功能描述:子卡和OEM板 B VERSION 721 DAUGHTER C RoHS:否 制造商:BeagleBoard by CircuitCo 产品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
发布紧急采购，3分钟左右您将得到回复。