- 您现在的位置：买卖IC网 > PDF目录362734 > EP1C6F144I7ES (Altera Corporation) Cyclone FPGA Family Data Sheet PDF资料下载
参数资料
| 型号： | EP1C6F144I7ES |
| 厂商： | Altera Corporation |
| 英文描述： | Cyclone FPGA Family Data Sheet |
| 中文描述： | 气旋的FPGA系列数据手册 |
| 文件页数： | 87/104页 |
| 文件大小： | 763K |
| 代理商： | EP1C6F144I7ES |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页当前第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页
Altera Corporation
January 2007
4–17
Preliminary
Timing Model
Tables 4–30
through
4–31
show the external timing parameters on column
and row pins for EP1C3 devices.
t
OUTCOPLL
Clock-to-output delay output or bidirectional pin using IOE
output register with global clock enhanced PLL with default
phase setting
C
LOAD
= 10 pF
Notes to
Table 4–29
:
(1)
These timing parameters are sample-tested only.
(2)
These timing parameters are for IOE pins using a 3.3-V LVTTL, 24-mA setting. Designers should use the Quartus II
software to verify the external timing for any pin.
Table 4–29. Cyclone Global Clock External I/O Timing Parameters
Notes (1)
,
(2)
(Part 2 of 2)
Symbol
Parameter
Conditions
Table 4–30. EP1C3 Column Pin Global Clock External I/O Timing
Parameters
Symbol
-6 Speed Grade
-7 Speed Grade
-8 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
t
I
N
SU
3.085
3.547
4.009
ns
t
I
N
H
0.000
0.000
0.000
ns
t
OUTCO
2.000
4.073
2.000
4.682
2.000
5.295
ns
t
I
N
SUPLL
1.795
2.063
2.332
ns
t
I
N
HPLL
0.000
0.000
0.000
ns
t
OUTCOPLL
0.500
2.306
0.500
2.651
0.500
2.998
ns
Table 4–31. EP1C3 Row Pin Global Clock External I/O Timing Parameters
Symbol
-6 Speed Grade
-7 Speed Grade
-8 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
t
I
N
SU
3.157
3.630
4.103
ns
t
I
N
H
0.000
0.000
0.000
ns
t
OUTCO
2.000
3.984
2.000
4.580
2.000
5.180
ns
t
I
N
SUPLL
1.867
2.146
2.426
ns
t
I
N
HPLL
0.000
0.000
0.000
ns
t
OUTCOPLL
0.500
2.217
0.500
2.549
0.500
2.883
ns
相关PDF资料 |
PDF描述 |
|---|---|
| EP1C6F144I8ES | Cyclone FPGA Family Data Sheet |
| EP1C6F240C6ES | Cyclone FPGA Family Data Sheet |
| EP1C6F240C7ES | Cyclone FPGA Family Data Sheet |
| EP1C6F240C8ES | Cyclone FPGA Family Data Sheet |
| EP1C6F240I7ES | Cyclone FPGA Family Data Sheet |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP1C6F256C6 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C6N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C7 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C7N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP1C6F256C8 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。