- 您现在的位置：买卖IC网 > PDF目录299031 > EP20K100EFI784-3 (ALTERA CORP) LOADABLE PLD, PBGA784 PDF资料下载
参数资料
| 型号： | EP20K100EFI784-3 |
| 厂商： | ALTERA CORP |
| 元件分类： | PLD |
| 英文描述： | LOADABLE PLD, PBGA784 |
| 文件页数： | 33/65页 |
| 文件大小： | 781K |
| 代理商： | EP20K100EFI784-3 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页当前第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页
Altera Corporation
61
Preliminary Information
APEX 20K Programmable Logic Device Family Data Sheet
APEX 20KE devices include an enhanced IOE, which drives the FastRow
interconnect. The FastRow interconnect connects a column I/O pin
directly to the LAB local interconnect within two MegaLAB structures.
This feature provides fast setup times for pins that drive high fan-outs
with complex logic, such as PCI designs. The APEX 20KE IOE also
includes direct support for open-drain operation, giving faster clock-to-
output for open-drain signals. Some programmable delays in the
APEX 20KE IOE offer multiple levels of delay to fine-tune setup and hold
time requirements.
The register in the APEX 20KE IOE can be programmed to power up high
or low after configuration is complete. If it is programmed to power up
low, an asynchronous clear can control the register. If it is programmed to
power up high, an asynchronous preset can control the register. Figure 26
shows the APEX 20KE IOE. This feature is useful for cases where the
APEX 20K device controls an active-low input or another device; it
prevents inadvertent activation of the input upon power-up.
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K200BC784-1 | LOADABLE PLD, PBGA784 |
| EP20K200BC784-2 | LOADABLE PLD, PBGA784 |
| EP20K200BC784-3 | LOADABLE PLD, PBGA784 |
| EP20K200BI784-1 | LOADABLE PLD, PBGA784 |
| EP20K200BI784-2 | LOADABLE PLD, PBGA784 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K100EQC208-1 | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 151 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K100EQC208-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K100EQC208-1X | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 151 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K100EQC208-2 | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 151 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K100EQC208-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。