参数资料
| 型号： | EP2AGX125DF25I5 |
| 厂商： | Altera |
| 文件页数： | 53/90页 |
| 文件大小： | 0K |
| 描述： | IC ARRIA II GX FPGA 125K 572FBGA |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 5 |
| 系列： | Arria II GX |
| LAB/CLB数： | 4964 |
| 逻辑元件/单元数： | 118143 |
| RAM 位总计： | 8315904 |
| 输入/输出数： | 260 |
| 电源电压： | 0.87 V ~ 0.93 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 572-FBGA |
| 供应商设备封装： | 572-FBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页
Chapter 1: Device Datasheet for Arria II Devices
1–49
Switching Characteristics
December 2013
Altera Corporation
GIGE Receiver Jitter Tolerance (11)
Deterministic jitter tolerance
(peak-to-peak)
Pattern = CJPAT
> 0.4
UI
Combined deterministic and
random jitter tolerance (peak-to-
peak)
Pattern = CJPAT
> 0.66
UI
HiGig Transmit Jitter Generation
Deterministic jitter
(peak-to-peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
—
0.17
—
UI
Total jitter (peak-to-peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
—
0.35
—
UI
HiGig Receiver Jitter Tolerance
Deterministic jitter tolerance
(peak-to-peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.37
—
UI
Combined deterministic and
random jitter tolerance (peak-to-
peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.65
—
UI
Sinusoidal jitter tolerance (peak-
to-peak)
Jitter frequency = 22.1 KHz
Data rate = 3.75 Gbps
Pattern = CJPAT
> 8.5
—
UI
Jitter frequency = 22.1 KHz
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.1
—
UI
Jitter frequency = 22.1 KHz
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.1
—
UI
(OIF) CEI Transmitter Jitter Generation
Total jitter (peak-to-peak)
Data rate = 6.375 Gbps
Pattern = PRBS15 BER = 10-12
——
0.3
—
0.3
UI
(OIF) CEI Receiver Jitter Tolerance
Deterministic jitter tolerance
(peak-to-peak)
Data rate = 6.375 Gbps
Pattern = PRBS31 BER = 10-12
> 0.675
—
UI
Combined deterministic and
random jitter tolerance (peak-to-
peak)
Data rate = 6.375 Gbps
Pattern = PRBS31 BER = 10-12
> 0.988
—
UI
Table 1–41. Transceiver Block Jitter Specifications for Arria II GZ Devices (Note 1), (2) (Part 4 of 7)
Symbol/
Description
Conditions
–C3 and –I3
–C4 and –I4
Unit
Min
Typ
Max
Min
Typ
Max
相关PDF资料 |
PDF描述 |
|---|---|
| 24LC01B/ST | IC EEPROM 1KBIT 400KHZ 8TSSOP |
| EP2AGX125DF25C4 | IC ARRIA II GX FPGA 125K 572FBGA |
| EP1SGX25FF1020C6 | IC STRATIX GX FPGA 25K 1020-FBGA |
| ABB92DHFD-S329 | EDGECARD PCI 184PS .050 SMD 3.3V |
| A54SX16-CQ256 | IC FPGA SX 24K GATES 256-CQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP2AGX125DF25I5N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX125EF29C4 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX125EF29C4N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX125EF29C5 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX125EF29C5N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 4964 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。