- 您现在的位置：买卖IC网 > PDF目录295888 > EPM2210GF324A4N (ALTERA CORP) FLASH PLD, PBGA324 PDF资料下载
参数资料
| 型号： | EPM2210GF324A4N |
| 厂商： | ALTERA CORP |
| 元件分类： | PLD |
| 英文描述： | FLASH PLD, PBGA324 |
| 封装： | 19 X 19 MM, 1 MM PITCH, LEAD FREE, FBGA-324 |
| 文件页数： | 73/108页 |
| 文件大小： | 1342K |
| 代理商： | EPM2210GF324A4N |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页当前第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页
Altera Corporation
4–7
December 2007
MAX II Device Handbook, Volume 1
Hot Socketing and Power-On Reset in MAX II Devices
Entry into user mode is gated by whether all VCCIO banks are powered
with sufficient operating voltage. If VCCINT and VCCIO are powered
simultaneously, the device enters user mode within the tCONFIG
specifications. If VCCIO is powered more than tCONFIG after VCCINT, the
device does not enter user mode until 2 s after all VCCIO banks are
powered.
For MAX II and MAX IIG devices, when in user mode, the POR circuitry
continues to monitor the VCCINT (but not VCCIO) voltage level to detect a
brown-out condition. If there is a VCCINT voltage sag at or below 1.4 V
during user mode, the POR circuit resets the SRAM and tri-states the I/O
pins. Once VCCINT rises back to approximately 1.7 V (or 1.55 V for
MAX IIG devices), the SRAM download restarts and the device begins to
operate after tCONFIG time has passed.
For MAX IIZ devices, the POR circuitry does not monitor the VCCINT and
VCCIO voltage levels after the device enters user mode. If there is a VCCINT
voltage sag below 1.4 V during user mode, the functionality of the device
will not be guaranteed and you must power down the VCCINT to 0 V for a
minimum of 10 s before powering the VCCINT and VCCIO up again. Once
VCCINT rises from 0 V back to approximately 1.55 V, the SRAM download
restarts and the device begins to operate after tCONFIG time has passed.
Figure 4–5 shows the voltages for POR of MAX II, MAX IIG, and
MAX IIZ devices during power-up into user mode and from user mode
to power-down or brown-out.
相关PDF资料 |
PDF描述 |
|---|---|
| EPM2210GF324A5N | FLASH PLD, PBGA324 |
| EPM7064BFC100-3 | EE PLD, 3.5 ns, PBGA100 |
| EPM7064BFC100-5 | EE PLD, 3.5 ns, PBGA100 |
| EPM7064BFC100-7 | EE PLD, 3.5 ns, PBGA100 |
| EPM7064BTC100-3 | EE PLD, 3.5 ns, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM2210GF324C3 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 272 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF324C3N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 272 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF324C4 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 272 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF324C4N | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 272 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM2210GF324C5 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX II 1700 Macro 272 IO RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。