- 您现在的位置：买卖IC网 > PDF目录295888 > EPM7064BFC100-5 (ALTERA CORP) EE PLD, 3.5 ns, PBGA100 PDF资料下载
参数资料
| 型号： | EPM7064BFC100-5 |
| 厂商： | ALTERA CORP |
| 元件分类： | PLD |
| 英文描述： | EE PLD, 3.5 ns, PBGA100 |
| 封装： | FBGA-100 |
| 文件页数： | 1/66页 |
| 文件大小： | 962K |
| 代理商： | EPM7064BFC100-5 |
当前第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页
Altera Corporation
1
MAX 7000B
Programmable Logic
Device
September 2005, ver. 3.5
Data Sheet
DS-MAX7000B-3.5
Features...
■
High-performance 2.5-V CMOS EEPROM-based programmable logic
devices (PLDs) built on second-generation Multiple Array MatriX
(MAX) architecture (see Table 1)
–
Pin-compatible with the popular 5.0-V MAX 7000S and 3.3-V
MAX 7000A device families
–
High-density PLDs ranging from 600 to 10,000 usable gates
–
3.5-ns pin-to-pin logic delays with counter frequencies in excess
of 303.0 MHz
■
Advanced 2.5-V in-system programmability (ISP)
–
Programs through the built-in IEEE Std. 1149.1 Joint Test Action
Group (JTAG) interface with advanced pin-locking capability
–
Enhanced ISP algorithm for faster programming
–
ISP_Done bit to ensure complete programming
–
Pull-up resistor on I/O pins during in-system programming
–
ISP circuitry compliant with IEEE Std. 1532
f For information on in-system programmable 5.0-V MAX 7000S or 3.3-V
MAX 7000A devices, see the MAX 7000 Programmable Logic Device Family
Table 1. MAX 7000B Device Features
Feature
EPM7032B
EPM7064B
EPM7128B
EPM7256B
EPM7512B
Usable gates
600
1,250
2,500
5,000
10,000
Macrocells
32
64
128
256
512
Logic array blocks
2
4
8
16
32
Maximum user I/O
pins
36
68
100
164
212
tPD (ns)
3.5
4.0
5.0
5.5
tSU (ns)
2.1
2.5
3.3
3.6
tFSU (ns)
1.0
tCO1 (ns)
2.4
2.8
3.3
3.7
fCNT (MHz)
303.0
243.9
188.7
163.9
相关PDF资料 |
PDF描述 |
|---|---|
| EPM7064BFC100-7 | EE PLD, 3.5 ns, PBGA100 |
| EPM7064BTC100-3 | EE PLD, 3.5 ns, PQFP100 |
| EPM7064BTC100-5 | EE PLD, 3.5 ns, PQFP100 |
| EPM7064BTC100-7 | EE PLD, 3.5 ns, PQFP100 |
| EPM7064BTC44-3 | EE PLD, 3.5 ns, PQFP44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM7064BFC100-7 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| EPM7064BLC44-3 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7064BLC44-5 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7064BLC44-7 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7064BTC100-3 | 功能描述:CPLD - 复杂可编程逻辑器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
发布紧急采购，3分钟左右您将得到回复。