- 您现在的位置：买卖IC网 > PDF目录362753 > EPM7096 (Altera Corporation) Programmable Logic Device Family PDF资料下载
参数资料
| 型号： | EPM7096 |
| 厂商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可编程逻辑器件系列 |
| 文件页数： | 7/62页 |
| 文件大小： | 1173K |
| 代理商： | EPM7096 |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页
Altera Corporation
7
MAX 7000 Programmable Logic Device Family Data Sheet
The MAX 7000 architecture includes four dedicated inputs that can
be used as general-purpose inputs or as high-speed, global control
signals (clock, clear, and two output enable signals) for each
macrocell and I/ O pin.
Figure1
shows the architecture of EPM7032,
EPM7064, and EPM7096 devices.
Figure 1. EPM7032, EPM7064 & EPM7096 Device Block Diagram
I/O
Control
Block
8 to 16
I/O pins
8 to 16
8 to 16
16
36
I/O
Control
Block
8 to 16
8 to 16
I/O pins
36
8 to 16
16
8 to 16
8 to 16
I/O pins
36
8 to 16
16
I/O
Control
Block
I/O
Control
Block
8 to 16
I/O pins
8 to 16
8 to 16
16
36
LAB A
LAB B
LAB C
Macrocells
33 to 48
LAB D
INPUT/GCLRn
INPUT/OE1
INPUT/OE2
Macrocells
17 to 32
Macrocells
49 to 64
PIA
INPUT/GLCK1
Macrocells
1 to 16
相关PDF资料 |
PDF描述 |
|---|---|
| EPM7128E | Programmable Logic Device Family |
| EPM7128S | Programmable Logic Device Family |
| EPM7160E | Programmable Logic Device Family |
| EPM7160S | Programmable Logic Device Family |
| EPM7192E | Programmable Logic Device Family |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPM7096JC68 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC68-2 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC68-3 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC84 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC84-2 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:UV-Erasable/OTP Complex PLD |
发布紧急采购，3分钟左右您将得到回复。