参数资料
| 型号： | EVAL-ADE7880EBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 79/104页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR ADE7880 |
| 标准包装： | 1 |
| 系列： | * |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页
Data Sheet
HXFER[1:0] = 00 and HSAPOL = 0. Note that the HSDC
interface sets a data bit on the HSD line every HSCLK high-to-
low transition and the value of Bit HSIZE is irrelevant.
HGAP = 1, HXFER[1:0] = 00, and HSAPOL = 0. Note that the
HSDC interface introduces a seven-HSCLK cycles gap between
every 32-bit word.
HGAP = 1, HXFER[1:0] = 00, and HSAPOL = 0. Note that the
HSDC interface introduces a seven-HSCLK cycles gap between
every 8-bit word.
Table 25. Communication Times for Various HSDC Settings
ADE7880
See Table 52 for the HSDC_CFG register and descriptions for
the HCLK, HSIZE, HGAP, HXFER[1:0], and HSAPOL bits.
for all HSDC_CFG register settings. For some settings, the
transfer time is less than 125 μs (8 kHz), the waveform sample
registers update rate. This means the HSDC port transmits data
every sampling cycle. For settings in which the transfer time is
greater than 125 μs, the HSDC port transmits data only in the
first of two consecutive 8 kHz sampling cycles. This means it
transmits registers at an effective rate of 4 kHz.
HXFER[1:0]
00
00
00
00
00
00
01
01
01
01
01
01
10
10
10
10
10
10
HGAP
0
0
1
1
1
1
0
0
1
1
1
1
0
0
1
1
1
1
HSIZE 1
N/A
N/A
0
0
1
1
N/A
N/A
0
0
1
1
N/A
N/A
0
0
1
1
HCLK
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Communication Time (μs)
64
128
77.125
154.25
119.25
238.25
28
56
33.25
66.5
51.625
103.25
36
72
43
86
66.625
133.25
1
N/A means not applicable.
HSCLK
HSD
31
IAVW (32-BIT)
0 31
VAWV (32-BIT)
0 31
IBWV (32-BIT)
0
31
CFVAR (32-BIT)
0
HSA
Figure 108. HSDC Communication for HGAP = 0, HXFER[1:0] = 00, and HSAPOL = 0; HSIZE Is Irrelevant
Rev. A | Page 79 of 104
相关PDF资料 |
PDF描述 |
|---|---|
| EVAL-ADE7953EBZ | BOARD EVAL FOR ADE7953 |
| EVAL-ADF4002EBZ1 | BOARD EVAL FOR ADF4002 |
| EVAL-ADG788EBZ | BOARD EVALUATION FOR ADG788 |
| EVAL-ADM1021AEB | BOARD EVAL FOR ADM1021 |
| EVAL-ADM1023EB | BOARD EVAL FOR ADM1023 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EVAL-ADE7880EBZ | 制造商:Analog Devices 功能描述:ADE7880, ENERGY METER, 3 PH, SPI, I2C, E |
| EVAL-ADE7913EBZ | 制造商:AD 制造商全称:Analog Devices 功能描述:3-Channel, Isolated, Sigma-Delta ADC with SPI |
| EVAL-ADE7953EBZ | 功能描述:BOARD EVAL FOR ADE7953 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| EVAL-ADF4001EBZ2 | 制造商:Analog Devices 功能描述:Evaluation Board For Pll Frequency Synthesizer 制造商:Analog Devices 功能描述:ADF4001 PLL SYNTHESIZER EVAL BOARD |
| EVAL-ADF4002EB1 | 制造商:Analog Devices 功能描述:EVAL BOARD - Bulk |
发布紧急采购，3分钟左右您将得到回复。