- 您现在的位置：买卖IC网 > PDF目录16530 > EVAL-ADV7173EBZ (Analog Devices Inc)BOARD EVALUATION FOR ADV7173 PDF资料下载
参数资料
| 型号： | EVAL-ADV7173EBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 58/60页 |
| 文件大小： | 0K |
| 描述： | BOARD EVALUATION FOR ADV7173 |
| 标准包装： | 1 |
| 系列： | Advantiv® |
| 主要目的： | 视频，视频处理 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | ADV7173 |
| 主要属性： | NTSC/PAL 数字视频编码器 |
| 次要属性： | I²C 接口 |
| 已供物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页当前第58页第59页第60页
REV. B
ADV7172/ADV7173
–7–
3.3 V TIMING SPECIFICATIONS
(VAA = 3.0 V–3.6 V
1, V
REF = 1.235 V, RSET1,2 = 600
. All specifications TMIN to TMAX
2 unless
otherwise noted.)
Parameter
Conditions
Min
Typ
Max
Unit
MPU PORT
3, 4
SCLOCK Frequency
0
400
kHz
SCLOCK High Pulsewidth, t1
0.6
s
SCLOCK Low Pulsewidth, t2
1.3
s
Hold Time (Start Condition), t3
After this period the 1st clock is generated
0.6
s
Setup Time (Start Condition), t4
relevant for repeated Start Condition.
0.6
s
Data Setup Time, t5
100
ns
SDATA, SCLOCK Rise Time, t6
300
ns
SDATA, SCLOCK Fall Time, t7
300
ns
Setup Time (Stop Condition), t8
0.6
s
ANALOG OUTPUTS
3, 5
Analog Output Delay
7ns
DAC Analog Output Skew
0
ns
CLOCK CONTROL AND
PIXEL PORT
4, 5, 6
fCLOCK
27
MHz
Clock High Time, t9
8ns
Clock Low Time, t10
8ns
Data Setup Time, t11
4.0
ns
Data Hold Time, t12
5ns
Control Setup Time, t11
5ns
Control Hold Time, t12
3ns
Digital Output Access Time, t13
20
ns
Digital Output Hold Time, t14
12
ns
Pipeline Delay, t15
37
Clock Cycles
TELETEXT PORT
3, 4, 7
Digital Output Access Time, t16
23
ns
Data Setup Time, t17
2ns
Data Hold Time, t18
6ns
RESET CONTROL
3, 4
RESET Low Time
3ns
NOTES
1The max/min specifications are guaranteed over this range. The max/min values are typical over 3.0 V to 3.6 V.
2Temperature range T
MIN to TMAX: 0
°C to 70°C.
3TTL input values are 0 to 3 volts, with input rise/fall times
≤ 3 ns, measured between the 10% and 90% points. Timing reference points at 50% for inputs and
outputs. Analog output load
≤ 10 pF.
4Guaranteed by characterization.
5Output delay measured from the 50% point of the rising edge of CLOCK to the 50% point of full-scale transition.
6Pixel Port consists of the following:
Pixel Inputs:
P7–P0
Pixel Controls:
HSYNC, FIELD/VSYNC, BLANK, VSO, CSO_HSO, CLAMP
Clock Input:
CLOCK
7Teletext Port consists of the following:
Teletext Output:
TTXREQ
Teletext Input:
TTX
Specifications subject to change without notice.
相关PDF资料 |
PDF描述 |
|---|---|
| MCP121T-450E/TT | IC SUPERVISOR 4.38V LOW S0T-23B |
| VE-J0H-EZ-S | CONVERTER MOD DC/DC 52V 25W |
| M3TTK-1036R | IDC CABLE - MSD10K/MC10M/MSD10K |
| UVR1V331MPD1TD | CAP ALUM 330UF 35V 20% RADIAL |
| ECC13DRXS-S734 | CONN EDGECARD 26POS DIP .100 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EVAL-ADV7174EBM | 制造商:AD 制造商全称:Analog Devices 功能描述:Chip Scale PAL/NTSC Video Encoder with Advanced Power Management |
| EVAL-ADV7179EBM | 制造商:Analog Devices 功能描述:EVALUATION BOARD IC - Bulk |
| EVAL-ADV7179EBZ | 功能描述:BOARD EVALUATION FOR ADV7179 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
| EVAL-ADV7180-32EBZ | 功能描述:BOARD EVAL FOR ADV7180 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:Advantiv® 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
| EVAL-ADV7180-48EBZ | 制造商:AD 制造商全称:Analog Devices 功能描述:10-Bit, 4?? Oversampling SDTV Video Decoder |
发布紧急采购，3分钟左右您将得到回复。