- 您现在的位置：买卖IC网 > PDF目录15717 > HW-V5GBE-DK-UNI-G-PROMO2 (Xilinx Inc)KIT DEV V5 LXT GIGABIT ETHERNET PDF资料下载
参数资料
| 型号： | HW-V5GBE-DK-UNI-G-PROMO2 |
| 厂商： | Xilinx Inc |
| 文件页数： | 57/91页 |
| 文件大小： | 0K |
| 描述： | KIT DEV V5 LXT GIGABIT ETHERNET |
| 产品变化通告： | Product Notice_Dev Systems Product |
| 标准包装： | 1 |
| 系列： | Virtex® |
| 类型： | 开发套件 |
| 适用于相关产品： | XC5VLX50T |
| 所含物品： | 板和软件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页当前第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
60
Output Clock Jitter
Output Clock Phase Alignment
Table 79: Output Clock Jitter
Symbol
Description
Constraints
Speed Grade
Units
-3
-2
-1
Clock Synthesis Period Jitter
TPERJITT_0
CLK0
±120
ps
TPERJITT_90
CLK90
±120
ps
TPERJITT_180
CLK180
±120
ps
TPERJITT_270
CLK270
±120
ps
TPERJITT_2X
CLK2X, CLK2X180
±200
±230
ps
TPERJITT_DV1
CLKDV (integer division)
±150
±180
ps
TPERJITT_DV2
CLKDV (non-integer division)
±300
±345
ps
TPERJITT_FX
CLKFX, CLKFX180
Note 1
ps
Notes:
1.
Values for this parameter are available in the Architecture Wizard.
Table 80: Output Clock Phase Alignment
Symbol
Description
Constraints
Speed Grade
Units
-3
-2
-1
Phase Offset Between CLKIN and CLKFB
TIN_FB_OFFSET
CLKIN/CLKFB
±50
±60
ps
Phase Offset Between Any DCM Outputs(1)
TOUT_OFFSET_1X
CLK0, CLK90, CLK180, CLK270
±140
±160
ps
TOUT_OFFSET_2X
CLK2X, CLK2X180, CLKDV
±150
±200
ps
TOUT_OFFSET_FX
CLKFX, CLKFX180
±160
±220
ps
Duty Cycle Precision(2)
TDUTY_CYC_DLL
DLL outputs(3)
±150
±180
ps
TDUTY_CYC_FX
DFS outputs(4)
±150
±180
ps
Notes:
1.
All phase offsets are in respect to group CLK1X.
2.
CLKOUT_DUTY_CYCLE_DLL applies to the 1X clock outputs (CLK0, CLK90, CLK180, and CLK270) only if
DUTY_CYCLE_CORRECTION = TRUE. The duty cycle distortion includes the global clock tree (BUFG).
3.
DLL Outputs are used in these instances to describe the outputs: CLK0, CLK90, CLK180, CLK270, CLK2X, CLK2X180, and CLKDV.
4.
DFS Outputs are used in these instances to describe the outputs: CLKFX and CLKFX180.
相关PDF资料 |
PDF描述 |
|---|---|
| RBC12DCMI-S288 | CONN EDGECARD 24POS .100 EXTEND |
| AMC06DRXH | CONN EDGECARD 12POS .100 DIP SLD |
| GCC17DCST-S288 | CONN EDGECARD 34POS .100 EXTEND |
| VI-B0M-EX-S | CONVERTER MOD DC/DC 10V 75W |
| ISC1812BN1R2K | INDUCTOR WW 1.2UH 10% 1812 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| HW-V5-ML501-UNI-G | 功能描述:EVALUATION PLATFORM VIRTEX-5 RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 LX 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| HW-V5-ML501-UNI-G-J | 功能描述:EVALUATION PLATFORM VIRTEX-5 RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 LX 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| HW-V5-ML505-UNI-G | 制造商:Xilinx 功能描述:HARDWARE, VIRTEX-5 ML505 EVALUATION PLATFORM, UNIVERSAL - Bulk 制造商:Xilinx 功能描述:XLXHW-V5-ML505-UNI-G EVALUATION KIT 制造商:Xilinx 功能描述:KIT EVAL PLATFORM VIRTEX-5 LXT ML505 |
| HW-V5-ML505-UNI-G-J | 功能描述:VIRTEX-5 LXT ML505 EVAL PLATFORM RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 LXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
| HW-V5-ML506-UNI-G | 功能描述:EVALUATION PLATFORM VIRTEX-5 RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:Virtex®-5 SXT 标准包装:1 系列:PICDEM™ 类型:MCU 适用于相关产品:PIC10F206，PIC16F690，PIC16F819 所含物品:板，线缆，元件，CD，PICkit 编程器 产品目录页面:659 (CN2011-ZH PDF) |
发布紧急采购，3分钟左右您将得到回复。