- 您现在的位置：买卖IC网 > PDF目录67110 > ICS672M-01T (INTEGRATED DEVICE TECHNOLOGY INC) 672 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16 PDF资料下载
参数资料
| 型号： | ICS672M-01T |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 时钟及定时 |
| 英文描述： | 672 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16 |
| 封装： | 0.150 INCH, SOIC-16 |
| 文件页数： | 2/8页 |
| 文件大小： | 190K |
| 代理商： | ICS672M-01T |
ICS672-01/02
QUADRACLOCK QUADRATURE DELAY BUFFER
ZERO DELAY BUFFER
IDT / ICS QUADRACLOCK QUADRATURE DELAY BUFFER
2
ICS672-01/02 REV G 092506
Pin Assignment
Output Clock Mode Select Table
Pin Descriptions
12
1
11
2
10
3
9
ICLK
4
CLK90
5
CLK180
6
FBCLK
7
CLK270
8
VDDIO
CLK0
VDD
GND
S2
GND
S1
16
15
14
13
S0
FBIN
VDD
S2
S1
S0
Output Clocks
0
Power-down + tri-state
00
1
x1
01
0
x2
01
1
x3
10
0
x4
10
1
x5
11
0
x6
11
1
x0.5
Pin
Number
Pin
Name
Pin
Type
Pin Description
1
ICLK
Input
Clock input.
2
CLK90
Output
Clock output (90° delayed from CLK0).
3
CLK180
Output
Clock output (180° delayed from CLK0).
4
CLK270
Output
Clock output (270° delayed from CLK0).
5
VDDIO
Power
Supply voltage for input and output clocks. Must not exceed VDD.
6, 7, 12
GND
Power
Connect to ground.
8
S0
Input
Select input 0. See table above.
9
S1
Input
Select input 1. See table above.
10
S2
Input
Select input 2. See table above.
11, 13
VDD
Power
Connect to 3.3 V or 5.0 V.
14
CLK0
Output
Clock output phase aligned to ICLK.
15
FBCLK
Output
Feedback clock output (0° phase shift from CLK0).
16
FBIN
Input
Feedback clock input. in normal operation, connect to FBCLK.
相关PDF资料 |
PDF描述 |
|---|---|
| ICS672MI-02LF | 672 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16 |
| ICS672M-02LFT | 672 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16 |
| ICS672M-02 | 672 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16 |
| ICS672M-01LFT | 672 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16 |
| ICS672MI-02LFT | 672 SERIES, PLL BASED CLOCK DRIVER, 4 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), PDSO16 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS672M-02 | 功能描述:IC DELAY BUFFER QUADRACLK 16SOIC RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 产品变化通告:Product Discontinuation 04/May/2011 标准包装:96 系列:- 类型:时钟倍频器，零延迟缓冲器 PLL:带旁路 输入:LVTTL 输出:LVTTL 电路数:1 比率 - 输入:输出:1:8 差分 - 输入:输出:无/无 频率 - 最大:133.3MHz 除法器/乘法器:是/无 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:管件 其它名称:23S08-5HPGG |
| ICS672M-02I | 功能描述:IC DELAY BUFFER QUADRACLK 16SOIC RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 产品变化通告:Product Discontinuation 04/May/2011 标准包装:96 系列:- 类型:时钟倍频器，零延迟缓冲器 PLL:带旁路 输入:LVTTL 输出:LVTTL 电路数:1 比率 - 输入:输出:1:8 差分 - 输入:输出:无/无 频率 - 最大:133.3MHz 除法器/乘法器:是/无 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:管件 其它名称:23S08-5HPGG |
| ICS672M-02ILF | 功能描述:IC DELAY BUFFER QUADRACLK 16SOIC RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:1,000 系列:- 类型:时钟/频率合成器，扇出分配 PLL:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 除法器/乘法器:- 电源电压:- 工作温度:- 安装类型:表面贴装 封装/外壳:56-VFQFN 裸露焊盘 供应商设备封装:56-VFQFP-EP（8x8） 包装:带卷 (TR) 其它名称:844S012AKI-01LFT |
| ICS672M-02ILFT | 功能描述:IC DELAY BUFFER QUADRACLK 16SOIC RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:1,000 系列:- 类型:时钟/频率合成器，扇出分配 PLL:- 输入:- 输出:- 电路数:- 比率 - 输入:输出:- 差分 - 输入:输出:- 频率 - 最大:- 除法器/乘法器:- 电源电压:- 工作温度:- 安装类型:表面贴装 封装/外壳:56-VFQFN 裸露焊盘 供应商设备封装:56-VFQFP-EP（8x8） 包装:带卷 (TR) 其它名称:844S012AKI-01LFT |
| ICS672M-02IT | 功能描述:IC DELAY BUFFER QUADRACLK 16SOIC RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 产品变化通告:Product Discontinuation 04/May/2011 标准包装:96 系列:- 类型:时钟倍频器，零延迟缓冲器 PLL:带旁路 输入:LVTTL 输出:LVTTL 电路数:1 比率 - 输入:输出:1:8 差分 - 输入:输出:无/无 频率 - 最大:133.3MHz 除法器/乘法器:是/无 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:管件 其它名称:23S08-5HPGG |
发布紧急采购，3分钟左右您将得到回复。