- 您现在的位置：买卖IC网 > PDF目录175709 > ICS93725YFT PLL BASED CLOCK DRIVER, 19 TRUE OUTPUT(S), 6 INVERTED OUTPUT(S), PDSO48 PDF资料下载
参数资料
| 型号： | ICS93725YFT |
| 元件分类： | 时钟及定时 |
| 英文描述： | PLL BASED CLOCK DRIVER, 19 TRUE OUTPUT(S), 6 INVERTED OUTPUT(S), PDSO48 |
| 封装： | 0.300 INCH, MO-118, SSOP-48 |
| 文件页数： | 6/8页 |
| 文件大小： | 66K |
| 代理商： | ICS93725YFT |
6
ICS93725
0606A—08/01/03
Switching Waveforms
Duty Cycle Timing
t1
t2
1.5V
SDRAM Buffer LH and HL Propagation Delay
INPUT
OUTPUT
t6
t7
Switching Characteristics
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
Operating Frequency
66
200
MHz
Input Clock Duty Cycle
din
40
60
%
DDR Static Phase Error
tped
-100
-50
100
ps
SDRAM Static Phase Error
tpes
-100
-20
100
ps
Not including FBOUT
to outputs
Not including FBOUT
to outputs
66MHz to 100MHz
48
52
%
101MHz to 200MHz
48
53
%
66MHz to 100MHz
48
52
%
101MHz to 200MHz
48
56
%
DDR Rise Time
trd
Measured between
0.55
0.68
0.95
ns
DDR Fall Time
tfd
20% and 80% output, CL=16pF
0.63
0.91
1.15
ns
SDRAM Rise Time
trs
0.5
1.4
1.7
ns
SDRAM Fall Time
tfs
0.5
1.65
1.8
ns
DDR Cycle to Cycle Jitter
t(C-C)D
SEL_DDR=1,VDD=2.5V ,
CL=16pF
23
38
ps
SDRAM Cycle to Cycle Jitter
t(C-C)S
SEL_DDR=0,VDD=3.3V ,
CL=30pF
36
57
ps
1Guaranteed by design, not 100% tested in production.
2 While the pulse skew is almost constant over frequency, the duty cycle error increases at
higher frequencies. This is due to the formula: duty cycle=t2/t1, where the cycle (t1) decreases
as the frequency goes up.
200
DDR output to output Skew
Tskewd
60
ps
300
100
ps
SDRAM Duty Cycle
DC
2
VOL = 0.4V, VOH = 2.4V,
CL=30pF
DDR Duty Cycle
DC
2
SDRAM output to output Skew
Tskews
相关PDF资料 |
PDF描述 |
|---|---|
| ICS93725YFLFT | PLL BASED CLOCK DRIVER, 19 TRUE OUTPUT(S), 6 INVERTED OUTPUT(S), PDSO48 |
| ICS93727YFLF-T | PLL BASED CLOCK DRIVER, 10 TRUE OUTPUT(S), 10 INVERTED OUTPUT(S), PDSO48 |
| ICS94211F-T | Analog IC |
| ICS9502P | Industrial Control IC |
| ICSS1001WM | LAN Node Controller |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS93732 | 制造商:ICS 制造商全称:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732AF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。