- 您现在的位置：买卖IC网 > PDF目录175709 > ICS93727YFLF-T PLL BASED CLOCK DRIVER, 10 TRUE OUTPUT(S), 10 INVERTED OUTPUT(S), PDSO48 PDF资料下载
参数资料
| 型号： | ICS93727YFLF-T |
| 元件分类： | 时钟及定时 |
| 英文描述： | PLL BASED CLOCK DRIVER, 10 TRUE OUTPUT(S), 10 INVERTED OUTPUT(S), PDSO48 |
| 封装： | 0.300 INCH, SSOP-48 |
| 文件页数： | 1/9页 |
| 文件大小： | 109K |
| 代理商： | ICS93727YFLF-T |
Integrated
Circuit
Systems, Inc.
ICS93727
Preliminary Product Preview
0711B—10/10/02
Block Diagram
DDR Phase Lock Loop Zero Delay Clock Buffer (patent pending)
Pin Configuration
Recommended Application:
DDR Zero Delay Clock Buffer
Product Description/Features:
Low skew, low jitter PLL clock driver
I
2C for functional and output control
Spread Spectrum tolerant inputs
Input to output skew control (RFIX, RSTEP)
(patent pending)
Northbridge reference clock for output delay control
Switching Characteristics:
PEAK - PEAK jitter (66MHz): <120ps
PEAK - PEAK jitter (>100MHz): <75ps
CYCLE - CYCLE jitter (66MHz):<120ps
CYCLE - CYCLE jitter (>100MHz):<65ps
OUTPUT - OUTPUT skew: <100ps
Output Rise and Fall Time: 450ps - 950ps
DUTY CYCLE: 49% - 51%
Functionality
CLK_IN
PLL
SCLK
R
STEP
R
FIX
SDATA
l
c
DDRC9
DDRT9
FS_PROG0
CS_PROG (1:0)
DDRC(8:0)
DDRT(8:0)
DDR9
STEP SKEW
PROGRAMMING
BLOCK
FIX SKEW
PROGRAMMING
BLOCK
STEP SKEW
PROGRAMMING
BLOCK
FIX SKEW
PROGRAMMING
BLOCK
STEP SKEW
PROGRAMMING
BLOCK
PLL
Control
Logic
DDR(8:0)
STEP SKEW
PROGRAMMING
BLOCK
PRODUCT PREVIEW documents contain information on new products in the sampling or preproduction phase of development. Characteristic data and other specifications are subject to
change without notice.
AVDD
CLKIN
DDRT
DDRC
FB
2.5V (NOM)
AVERAGE
VOLTAGE > 0.4V
ON
2.5V (NOM)
AVERAGE
VOLTAGE < 0.4V
HI Z
OFF
GND
L
H
L
BYPASSED/OFF
GND
H
L
H
BYPASSED/OFF
INPUTS
OUTPUTS
PLL State
IN PHASE WITH CLKIN
GND
1
48 GND
DDRC0
2
47 DDRC5
DDRT0
3
46 DDRT5
VDD2.5
4
45 VDD2.5
DDRT1
5
44 DDRT6
DDRC1
6
43 DDRC6
GND
7
42 GND
GND
8
41 GND
DDRC2
9
40 DDRC7
DDRT2 10
39 DDRT7
VDD2.5 11
38 VDD2.5
SCLK 12
37 SDATA
CLK_IN 13
36 CS_PROG1*
**FS_PROG0 14
35 RFIX
VDD2.5 15
34 VDD2.5
AVDD 16
33 RSTEP
AGND 17
32 CS_PROG0**
GND 18
31 GND
DDRC3 19
30 DDRC8
DDRT3 20
29 DDRT8
VDD2.5 21
28 VDD2.5
DDRT4 22
27 DDRT9
DDRC4 23
26 DDRC9
GND 24
25 GND
48-SSOP
* Internal Pull-Up Resistor
** Internal Pull-Down Resistor
IC
S93727
相关PDF资料 |
PDF描述 |
|---|---|
| ICS94211F-T | Analog IC |
| ICS9502P | Industrial Control IC |
| ICSS1001WM | LAN Node Controller |
| ICSS1002V4 | Communications Interface |
| ICSS1002VJE | Communications Interface |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS93732 | 制造商:ICS 制造商全称:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732AF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。