- 您现在的位置：买卖IC网 > PDF目录175709 > ICS93727YFLF-T PLL BASED CLOCK DRIVER, 10 TRUE OUTPUT(S), 10 INVERTED OUTPUT(S), PDSO48 PDF资料下载
参数资料
| 型号： | ICS93727YFLF-T |
| 元件分类： | 时钟及定时 |
| 英文描述： | PLL BASED CLOCK DRIVER, 10 TRUE OUTPUT(S), 10 INVERTED OUTPUT(S), PDSO48 |
| 封装： | 0.300 INCH, SSOP-48 |
| 文件页数： | 3/9页 |
| 文件大小： | 109K |
| 代理商： | ICS93727YFLF-T |
3
ICS93727
Preliminary Product Preview
0711B—10/10/02
I
2C Table: Reserved Register
Pin #
Name
0
1
PWD
Bit 7
-
(reserved)
R/W
-
1
Bit 6
-
(reserved)
R/W
-
1
Bit 5
-
(reserved)
R/W
-
1
Bit 4
-
(reserved)
R/W
-
1
Bit 3
-
(reserved)
R/W
-
1
Bit 2
-
(reserved)
R/W
-
1
Bit 1
-
(reserved)
R/W
-
1
Bit 0
-
(reserved)
R/W
-
1
I
2C Table: Fix Delay Control Register
Pin #
Name
0
1
PWD
Bit 7
-
Fix Delay Polarity Selection
R/W
DDR
Outputs
Advance
DDR
Outputs
Delay
Latch
Bit 6
-
Fix Delay Enable
R/W
Enable
Bypass
0
Bit 5
-
(reserved)
R/W
-
1
Bit 4
-
(reserved)
R/W
-
1
Bit 3
-
(reserved)
R/W
-
1
Bit 2
-
(reserved)
R/W
-
1
Bit 1
-
(reserved)
R/W
-
1
Bit 0
-
(reserved)
R/W
-
1
I
2C Table: Output Drive Strength Control Register
Pin #
Name
0
1
PWD
Bit 7
-
(reserved)
R/W
-
0
Bit 6
-
DDR output driver strength
R/W
1X
1.5X
0
Bit 5
-
(reserved)
R/W
-
0
Bit 4
-
(reserved)
R/W
-
0
Bit 3
-
(reserved)
R/W
-
0
Bit 2
-
(reserved)
R/W
-
0
Bit 1
-
(reserved)
R/W
-
0
Bit 0
-
(reserved)
R/W
-
0
I
2C Table: Step Delay Control Register
Pin #
Name
PWD
Bit 7
-
R/W
Latch
Bit 6
-
R/W
0
Bit 5
-
R/W
Latch
Bit 4
-
R/W
0
Bit 3
-
R/W
0
Bit 2
-
R/W
0
Bit 1
-
R/W
0
Bit 0
-
R/W
0
Bit Control
BYTE
1
Control Function
Type
Bit Control
BYTE
0
Affected Pin
Control Function
Type
Affected Pin
Type
Bit Control
BYTE
3
Affected Pin
Control Function
Type
BYTE
2
Affected Pin
Control Function
Bit Control
Step Advance Skew Programming
for DDR Outputs
Step Delay Skew Programming for
DDR Outputs
SEE TABLE 1
SEE TABLE 2
相关PDF资料 |
PDF描述 |
|---|---|
| ICS94211F-T | Analog IC |
| ICS9502P | Industrial Control IC |
| ICSS1001WM | LAN Node Controller |
| ICSS1002V4 | Communications Interface |
| ICSS1002VJE | Communications Interface |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ICS93732 | 制造商:ICS 制造商全称:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732AF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| ICS93732AFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。