- 您现在的位置：买卖IC网 > PDF目录131796 > IDT74ALVCH16524PA8 (INTEGRATED DEVICE TECHNOLOGY INC) ALVC/VCX/A SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56 PDF资料下载
参数资料
| 型号： | IDT74ALVCH16524PA8 |
| 厂商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分类： | 总线收发器 |
| 英文描述： | ALVC/VCX/A SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56 |
| 封装： | 0.50 MM PITCH, TSSOP-56 |
| 文件页数： | 6/7页 |
| 文件大小： | 72K |
| 代理商： | IDT74ALVCH16524PA8 |
INDUSTRIALTEMPERATURERANGE
6
IDT74ALVCH16524
3.3VCMOS18-BITREGISTEREDBUSTRANSCEIVERWITH3-STATEOUTPUTS
Open
VLOAD
GND
VCC
Pulse
Generator
D.U.T.
500
CL
RT
VIN
VOUT
(1, 2)
ALV C Link
INPUT
VIH
0V
VOH
VOL
tPLH1
tSK (x)
OUTPUT 1
OUTPUT 2
tPHL1
tSK (x)
tPLH2
tPHL2
VT
VOH
VT
VOL
tSK(x) = tPLH2 - tPLH1 or tPHL2 - tPHL1
ALVC Link
SAME PHASE
INPUT TRANSITION
OPPOSITE PHASE
INPUT TRANSITION
0V
VOH
VOL
tPLH
tPHL
tPLH
OUTPUT
VIH
VT
VIH
VT
ALVC Link
DATA
INPUT
0V
tREM
TIMING
INPUT
SYNCHRONOUS
CONTROL
tSU
tH
tSU
tH
VIH
VT
VIH
VT
VIH
VT
VIH
VT
ALVC Link
ASYNCHRONOUS
CONTROL
LOW -HIGH-LOW
PULSE
HIGH-LOW-HIGH
PULSE
VT
tW
VT
ALVC Link
CONTROL
INPUT
tPLZ
0V
OUTPUT
NORMALLY
LOW
tPZH
0V
SW ITCH
CLOSED
OUTPUT
NORMALLY
HIGH
ENABLE
DISABLE
SW ITCH
OPEN
tPHZ
0V
VLZ
VOH
VT
tPZL
VLOAD/2
VIH
VT
VOL
VHZ
ALVC Link
TEST CIRCUITS AND WAVEFORMS
Propagation Delay
Test Circuit for All Outputs
Enable and Disable Times
Set-up, Hold, and Release Times
NOTES:
1. For tSK(o) OUTPUT1 and OUTPUT2 are any two outputs.
2. For tSK(b) OUTPUT1 and OUTPUT2 are in the same bank.
DEFINITIONS:
CL = Load capacitance: includes jig and probe capacitance.
RT = Termination resistance: should be equal to ZOUT of the Pulse Generator.
NOTES:
1. Pulse Generator for All Pulses: Rate
≤ 1.0MHz; tF ≤ 2.5ns; tR ≤ 2.5ns.
2. Pulse Generator for All Pulses: Rate
≤ 1.0MHz; tF ≤ 2ns; tR ≤ 2ns.
Output Skew - tSK(X)
Pulse Width
NOTE:
1. Diagram shown for input Control Enable-LOW and input Control Disable-HIGH.
Symbol VCC(1)=3.3V±0.3V VCC(1)=2.7V
VCC(2)=2.5V±0.2V
Unit
VLOAD
6
2 x Vcc
V
VIH
2.7
Vcc
V
VT
1.5
Vcc / 2
V
VLZ
300
150
mV
VHZ
300
150
mV
CL
50
30
pF
TEST CONDITIONS
SWITCH POSITION
Test
Switch
Open Drain
Disable Low
VLOAD
Enable Low
Disable High
GND
Enable High
All Other Tests
Open
相关PDF资料 |
PDF描述 |
|---|---|
| IDT74ALVCH16524PV | ALVC/VCX/A SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56 |
| IDT74ALVCH16524PF | ALVC/VCX/A SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56 |
| IDT74LVCH373ASO8 | LVC/LCX/Z SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20 |
| IDT74LVCH373APG | LVC/LCX/Z SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20 |
| IDTQS33X2253Q18 | HEX MULTIPLEXER, PDSO48 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT74ALVCH16540APF | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| IDT74ALVCH16721PAG | 功能描述:IC FLIP FLOP 20BIT 3ST 56-TSSOP RoHS:是 类别:集成电路 (IC) >> 逻辑 - 触发器 系列:74ALVCH 标准包装:25 系列:74LS 功能:设置（预设）和复位 类型:JK 型 输出类型:差分 元件数:2 每个元件的位元数:1 频率 - 时钟:25MHz 延迟时间 - 传输:20ns 触发器类型:负边沿 输出电流高，低:400µA, 8mA 电源电压:4.75 V ~ 5.25 V 工作温度:0°C ~ 70°C 安装类型:通孔 封装/外壳:16-DIP（0.300"，7.62mm） 包装:管件 其它名称:74LS11274LS112AN74LS112NDM74LS112N |
| IDT74ALVCH16721PAG8 | 功能描述:IC FLIP FLOP 20BIT 3ST 56-TSSOP RoHS:是 类别:集成电路 (IC) >> 逻辑 - 触发器 系列:74ALVCH 标准包装:25 系列:74LS 功能:设置（预设）和复位 类型:JK 型 输出类型:差分 元件数:2 每个元件的位元数:1 频率 - 时钟:25MHz 延迟时间 - 传输:20ns 触发器类型:负边沿 输出电流高，低:400µA, 8mA 电源电压:4.75 V ~ 5.25 V 工作温度:0°C ~ 70°C 安装类型:通孔 封装/外壳:16-DIP（0.300"，7.62mm） 包装:管件 其它名称:74LS11274LS112AN74LS112NDM74LS112N |
| IDT74ALVCH16821PV | 制造商:INT_DEV_TECH 功能描述: |
| IDT74ALVCH16823PAG | 功能描述:IC FLIP FLOP 18BIT 3ST 56-TSSOP RoHS:是 类别:集成电路 (IC) >> 逻辑 - 触发器 系列:74ALVCH 标准包装:1 系列:74LVX 功能:主复位 类型:D 型总线 输出类型:非反相 元件数:1 每个元件的位元数:8 频率 - 时钟:150MHz 延迟时间 - 传输:7.1ns 触发器类型:正边沿 输出电流高，低:4mA，4mA 电源电压:2 V ~ 3.6 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:20-TSSOP（0.173"，4.40mm 宽） 包装:Digi-Reel® 其它名称:74LVX273MTCXDKR |
发布紧急采购，3分钟左右您将得到回复。