- 您现在的位置：买卖IC网 > PDF目录16071 > IPR-VITERBI/HS (Altera)IP VITERBI HIGH-SPEED RENEW PDF资料下载
参数资料
| 型号： | IPR-VITERBI/HS |
| 厂商： | Altera |
| 文件页数： | 45/50页 |
| 文件大小： | 0K |
| 描述： | IP VITERBI HIGH-SPEED RENEW |
| 标准包装： | 1 |
| 系列： | * |
| 类型： | MegaCore |
| 功能： | Viterbi 高速编译器 |
| 许可证： | 续用许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页当前第45页第46页第47页第48页第49页第50页
Chapter 3: Functional Description
3–19
MegaCore Verification
Figure 3–14 shows the typical ending of a block or packet in the Avalon-ST interface
on the source (Viterbi) to the sink (user) side connection.
Figure 3–14. Output Timing Diagram—Example 1
clk
source_sop
source_eop
source_rdy
source_ v al
dec b it
Figure 3–15 on page 3–19 shows a different ending.
Figure 3–15. Output Timing Diagram—Example 2
clk
source_sop
source_eop
source_rdy
source_ v al
dec b it
Figure 3–16 shows a depuncturing timing diagram and shows eras_sym for the
pattern 110110 (puncturing rate 3/4). By changing the eras_sym pattern you can
implement virtually any depuncturing pattern you require.
Figure 3–16. Depuncturing Timing Diagram
clk
ena
v al
sop
rr[8:5]
rr[4:1]
B
8
X
7
7
X
A
D
X
9
7
X
eras_sym[2]
eras_sym[1]
MegaCore Verification
The MegaCore verification includes an automated regression test suite, which is
described in the following paragraphs.
Scripts drive the simulation at RTL level. Data is randomly generated and encoded.
The original transmitted bits are stored in a file transbit.txt . Optionally, Gaussian
noise is added as a channel model and the data is formatted for use by the decoder ’s
testbench. The file that feeds the testbench is a_rcvsym.txt . The testbench collects the
decoder ’s decoded bits and stores them in decoded.txt . Those bits are compared with
the original in transbit.txt .
November 2013
Altera Corporation
Viterbi Compiler
User Guide
相关PDF资料 |
PDF描述 |
|---|---|
| M3BGK-4006R | IDC CABLE - MSR40K/MC40M/MCS40K |
| 135101-R2-18.00 | CABLE ASSY PLUG-PLUG 18" |
| A1RXB-5036M | IDC CABLE - APR50B/AE50M/X |
| MAX6348UR44+T | IC MPU/RESET CIRC 4.38V SOT23-3 |
| M3AAK-3440K | IDC CABLE - MSC34K/MC34F/MSC34K |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPR-XAUIPCS | 功能描述:开发软件 10G Ethernet Phy MegaCore RoHS:否 制造商:Atollic Inc. 产品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| IPS0151 | 功能描述:IC MOSFET PWR SWITCH TO-220AB RoHS:否 类别:集成电路 (IC) >> PMIC - MOSFET，电桥驱动器 - 内部开关 系列:- 标准包装:1,000 系列:- 类型:高端/低端驱动器 输入类型:SPI 输出数:8 导通状态电阻:850 毫欧，1.6 欧姆 电流 - 输出 / 通道:205mA，410mA 电流 - 峰值输出:500mA，1A 电源电压:9 V ~ 16 V 工作温度:-40°C ~ 150°C 安装类型:表面贴装 封装/外壳:20-SOIC（0.295"，7.50mm 宽） 供应商设备封装:PG-DSO-20-45 包装:带卷 (TR) |
| IPS0151PBF | 制造商:International Rectifier 功能描述:MOSFET SMART SWITCH TO-220 |
| IPS0151S | 功能描述:IC MOSFET PWR SWITCH D2PAK RoHS:否 类别:集成电路 (IC) >> PMIC - MOSFET，电桥驱动器 - 内部开关 系列:- 标准包装:1,000 系列:- 类型:高端/低端驱动器 输入类型:SPI 输出数:8 导通状态电阻:850 毫欧，1.6 欧姆 电流 - 输出 / 通道:205mA，410mA 电流 - 峰值输出:500mA，1A 电源电压:9 V ~ 16 V 工作温度:-40°C ~ 150°C 安装类型:表面贴装 封装/外壳:20-SOIC（0.295"，7.50mm 宽） 供应商设备封装:PG-DSO-20-45 包装:带卷 (TR) |
| IPS0151S | 制造商:International Rectifier 功能描述:MOSFET SMART SWITCH D2-PAK |
发布紧急采购，3分钟左右您将得到回复。