- 您现在的位置：买卖IC网 > PDF目录19592 > ISPLSI 1048-70LQ (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 15NS 120PQFP PDF资料下载
参数资料
| 型号： | ISPLSI 1048-70LQ |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 11/13页 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 96I/O 15NS 120PQFP |
| 标准包装： | 24 |
| 系列： | ispLSI® 1000 |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 18.0ns |
| 电压电源 - 内部： | 4.75 V ~ 5.25 V |
| 逻辑元件/逻辑块数目： | 48 |
| 门数： | 8000 |
| 输入/输出数： | 96 |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 120-BQFP |
| 供应商设备封装： | 120-PQFP（28x28） |
| 包装： | 托盘 |
| 其它名称： | ISPLSI1048-70LQ |
Specifications ispLSI 1048
6
Internal Timing Parameters1
ns
–
8.1
0.9
–
2.0
8.0
–
4.6
–
4.0
5.3
–
3.9
4.6
8.0
3.3
4.0
5.3
6.7
8.0
21.3
8.6
9.3
10.0
12.7
1.3
–
3.3
13.3
11.9
9.9
4.7
2.0
MIN. MAX.
DESCRIPTION
PARAMETER
UNITS
-50
Inputs
tiobp
tiolat
tiosu
tioh
tioco
tior
tdin
GRP
tgrp1
tgrp4
tgrp8
tgrp12
tgrp16
tgrp48
GLB
t4ptbp
t1ptxor
t20ptxor
txoradj
tgbp
tgsu
tgh
tgco
tgr
tptre
tptoe
tptck
ORP
torp
torpbp
#
2
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
I/O Register Bypass
I/O Latch Delay
I/O Register Setup Time before Clock
I/O Register Hold Time after Clock
I/O Register Clock to Out Delay
I/O Register Reset to Out Delay
Dedicated Input Delay
GRP Delay, 1 GLB Load
GRP Delay, 4 GLB Loads
GRP Delay, 8 GLB Loads
GRP Delay, 12 GLB Loads
GRP Delay, 16 GLB Loads
GRP Delay, 48 GLB Loads
4 Product Term Bypass Path Delay
1 Product Term/XOR Path Delay
20 Product Term/XOR Path Delay
XOR Adjacent Path Delay3
GLB Register Bypass Delay
GLB Register Setup Time before Clock
GLB Register Hold Time after Clock
GLB Register Clock to Output Delay
GLB Register Reset to Output Delay
GLB Product Term Reset to Register Delay
GLB Product Term Output Enable to I/O Cell Delay
GLB Product Term Clock Delay
ORP Delay
ORP Bypass Delay
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
–
6.0
0.5
–
1.5
6.0
–
3.5
–
3.0
4.0
–
3.0
3.5
6.0
2.5
3.0
4.0
5.0
6.0
16.0
6.5
7.0
7.5
9.5
1.0
–
2.5
10.0
9.0
7.5
3.5
1.5
MIN. MAX.
-70
–
5.3
1.5
–
0.8
5.0
–
2.9
–
2.5
3.3
–
2.5
2.9
5.0
2.1
2.5
3.3
4.2
5.0
13.3
5.4
6.5
7.6
8.4
0.8
–
2.1
8.3
8.8
6.3
3.2
1.3
MIN. MAX.
-80
Table 2- 0036A-48/80,70,50.eps
ALL
DEVICES
DISCONTINUED
相关PDF资料 |
PDF描述 |
|---|---|
| YNV12T10-0G | CONVERTER DC-DC 12V 10A SIP |
| 9250A-103-RC | CHOKE RF MOLDED 10UH IRON |
| MIC5255-2.6BM5 TR | IC REG LDO 2.6V .15A SOT23-5 |
| VI-BTN-CX-B1 | CONVERTER MOD DC/DC 18.5V 75W |
| MAX6697UP9C+ | IC TEMP MON 7CH PREC 20TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ispLSI1048-70LQ | 功能描述:CPLD - 复杂可编程逻辑器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| ISPLSI1048-70LT | 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI1048-80LQ | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Electrically-Erasable Complex PLD |
| ISPLSI1048C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1048C-50LG/883 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
发布紧急采购，3分钟左右您将得到回复。