- 您现在的位置：买卖IC网 > PDF目录19778 > LC4128ZC-75TN100E (Lattice Semiconductor Corporation)IC CPLD 128MACROCELLS 100TQFP PDF资料下载
参数资料
| 型号： | LC4128ZC-75TN100E |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 38/99页 |
| 文件大小： | 0K |
| 描述： | IC CPLD 128MACROCELLS 100TQFP |
| 标准包装： | 90 |
| 系列： | ispMACH® 4000Z |
| 可编程类型： | 系统内可编程 |
| 最大延迟时间 tpd(1)： | 7.5ns |
| 电压电源 - 内部： | 1.7 V ~ 1.9 V |
| 逻辑元件/逻辑块数目： | 8 |
| 宏单元数： | 128 |
| 输入/输出数： | 64 |
| 工作温度： | -40°C ~ 130°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页当前第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Lattice Semiconductor
ispMACH 4000Z Timing Adders (Cont.) 1
ispMACH 4000V/B/C/Z Family Data Sheet
Adder
Base
-45
-5
-75
Type
Parameter
Description
Min.
Max.
Min.
Max.
Min.
Max.
Units
Optional Delay Adders
t INDIO
t EXP
t ORP
t BLA
t INREG
t MCELL
—
t ROUTE
Input register delay
Product term expander
delay
Output routing pool
delay
Additional block load-
ing adder
—
—
—
—
1.30
0.45
0.40
0.05
—
—
—
—
1.30
0.45
0.40
0.05
—
—
—
—
1.30
0.50
0.40
0.05
ns
ns
ns
ns
t IOI Input Adjusters
LVTTL_in
LVCMOS33_in
LVCMOS25_in
LVCMOS18_in
PCI_in
t IN, t GCLK_IN, t GOE
t IN, t GCLK_IN, t GOE
t IN, t GCLK_IN, t GOE
t IN, t GCLK_IN, t GOE
t IN, t GCLK_IN, t GOE
Using LVTTL standard
Using LVCMOS 3.3
standard
Using LVCMOS 2.5
standard
Using LVCMOS 1.8
standard
Using PCI compatible
input
—
—
—
—
—
0.60
0.60
0.60
0.00
0.60
—
—
—
—
—
0.60
0.60
0.60
0.00
0.60
—
—
—
—
—
0.60
0.60
0.60
0.00
0.60
ns
ns
ns
ns
ns
t IOO Output Adjusters
LVTTL_out
LVCMOS33_out
LVCMOS25_out
LVCMOS18_out
PCI_out
Slow Slew
t BUF, t EN, t DIS
t BUF, t EN, t DIS
t BUF, t EN, t DIS
t BUF, t EN, t DIS
t BUF, t EN, t DIS
t BUF, t EN
Output configured as
TTL buffer
Output configured as
3.3V buffer
Output configured as
2.5V buffer
Output configured as
1.8V buffer
Output configured as
PCI compatible buffer
Output configured for
slow slew rate
—
—
—
—
—
—
0.20
0.20
0.10
0.00
0.20
1.00
—
—
—
—
—
—
0.20
0.20
0.10
0.00
0.20
1.00
—
—
—
—
—
—
0.20
0.20
0.10
0.00
0.20
1.00
ns
ns
ns
ns
ns
ns
Note: Open drain timing is the same as corresponding LVCMOS timing. Timing v.2.2
1. Refer to TN1004, ispMACH 4000 Timing Model Design and Usage Guidelines for information regarding use of these adders.
38
相关PDF资料 |
PDF描述 |
|---|---|
| LCMXO1200E-5T144C | IC PLD 1200LUTS 113I/O 144-TQFP |
| GRM32QR73A103KW01L | CAP CER 10000PF 1KV 10% X7R 1210 |
| LCMXO1200E-4T144I | IC PLD 1200LUTS 113I/O 144-TQFP |
| GEM03DSUN | CONN EDGECARD 6POS DIP .156 SLD |
| LLA315R71A474MA14L | CAP CER 0.47UF 10V 20% X7R 1206 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC4128ZC-75TN100I | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4128ZE5MN100C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
| LC4128ZE5MN100CES | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
| LC4128ZE5MN100I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
| LC4128ZE5MN100IES | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
发布紧急采购，3分钟左右您将得到回复。