- 您现在的位置：买卖IC网 > PDF目录177656 > LC4256B-10F256AI (LATTICE SEMICONDUCTOR CORP) PDF资料下载
参数资料
| 型号： | LC4256B-10F256AI |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 中文描述： | EE PLD, 10 ns, PBGA256 |
| 封装： | FPBGA-256 |
| 文件页数： | 15/99页 |
| 文件大小： | 760K |
| 代理商： | LC4256B-10F256AI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
22
ispMACH 4000V/B/C External Switching Characteristics
Over Recommended Operating Conditions
Parameter
Description
1, 2, 3
-25
-27
-3
-35
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
tPD
5-PT bypass combinatorial propagation
delay
—2.5
—2.7
—3.0
—3.5
ns
tPD_MC
20-PT combinatorial propagation delay
through macrocell
—3.2
—3.5
—3.8
—4.2
ns
tS
GLB register setup time before clock
1.8
—
1.8
—
2.0
—
2.0
—
ns
tST
GLB register setup time before clock
with T-type register
2.0
—
2.0
—
2.2
—
2.2
—
ns
tSIR
GLB register setup time before clock,
input register path
0.7
—
1.0
—
1.0
—
1.0
—
ns
tSIRZ
GLB register setup time before clock
with zero hold
1.7
—
2.0
—
2.0
—
2.0
—
ns
tH
GLB register hold time after clock
0.0
—
0.0
—
0.0
—
0.0
—
ns
tHT
GLB register hold time after clock with
T-type register
0.0
—
0.0
—
0.0
—
0.0
—
ns
tHIR
GLB register hold time after clock, input
register path
0.9
—
1.0
—
1.0
—
1.0
—
ns
tHIRZ
GLB register hold time after clock, input
register path with zero hold
0.0
—
0.0
—
0.0
—
0.0
—
ns
tCO
GLB register clock-to-output delay
—
2.2
—
2.7
—
2.7
—
2.7
ns
tR
External reset pin to output delay
—
3.5
—
4.0
—
4.4
—
4.5
ns
tRW
External reset pulse duration
1.5
—
1.5
—
1.5
—
1.5
-
ns
tPTOE/DIS
Input to output local product term output
enable/disable
—4.0
—4.5
—5.0
—5.5
ns
tGPTOE/DIS
Input to output global product term
output enable/disable
—5.0
—6.5
—8.0
ns
tGOE/DIS
Global OE input to output enable/disable
—
3.0
—
3.5
—
4.0
—
4.5
ns
tCW
Global clock width, high or low
1.1
—
1.3
—
1.3
—
1.3
—
ns
tGW
Global gate width low (for low
transparent) or high (for high transparent)
1.1
—
1.3
—
1.3
—
1.3
—
ns
tWIR
Input register clock width, high or low
1.1
—
1.3
—
1.3
—
1.3
—
ns
fMAX
4
Clock frequency with internal feedback
—
400
—
333
—
322
—
322
MHz
fMAX (Ext.)
Clock frequency with external feedback,
[1/ (tS + tCO)]
—
250
—
222
—
212
—
212
MHz
1. Timing numbers are based on default LVCMOS 1.8 I/O buffers. Use timing adjusters provided to calculate other standards.
Timing v.3.2
2. Measured using standard switching circuit, assuming GRP loading of 1 and 1 output switching.
3. Pulse widths and clock widths less than minimum will cause unknown behavior.
4. Standard 16-bit counter using GRP feedback.
相关PDF资料 |
PDF描述 |
|---|---|
| LC4064C-5T100C | |
| LC4128ZC-42M132C | |
| LC4256C-10T100I | |
| LC4256V-5T176I | |
| LC4384C-35FT256C | |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LC4256B-10F256AI1 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4256B-10F256BI | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256B-10F256BI1 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4256B-10FN256AI | 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| LC4256B-10FN256AI1 | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
发布紧急采购，3分钟左右您将得到回复。