收藏本站
参数资料
型号： LC51024VG-75F676I
厂商： LATTICE SEMICONDUCTOR CORP
元件分类： PLD
中文描述： EE PLD, 7.5 ns, PBGA676
封装： FBGA-676
文件页数： 13/48页
文件大小： 237K
代理商： LC51024VG-75F676I
Lattice Semiconductor
ispMACH 5000VG Family Data Sheet
20
tBSR
Block PT Set/Reset Delay
—
2.00
—
3.00
—
4.00
—
4.80
ns
tPTSR
Macrocell PT Set/Reset Delay
—
2.00
—
3.00
—
4.00
—
4.80
ns
tSPTOE
Segment PT OE Delay
—
2.40
—
3.60
—
7.75
—
9.10
ns
tPTOE
Macrocell PT OE Delay
—
1.40
—
2.10
—
1.75
—
2.10
ns
Notes:
Timing v.1.20
1. Internal Timing Parameters are not tested and are for reference only. Refer to Timing Model in this data sheet for further details.
2. tPLL_DELAY is the unit increment by which the clock signal can be incremented. The PLL can adjust the clock signal by up to 3.5ns in either
direction in units of 0.5ns for each step.
ispMACH 51024VG Internal Timing Parameters
Over Recommended Operating Conditions
Parameter
Description
-5
-75
-10
-12
Units
Min
Max
Min
Max
Min
Max
Min
Max
In/Out Delays
tIN
Input Buffer Delay
—
0.65
—
0.95
—
1.25
—
1.40
ns
tGCLK_IN
Global Clock Input Buffer Delay
—
0.65
—
0.95
—
1.25
—
1.40
ns
tGOE
Global OE Pin Delay
—
4.05
—
5.00
—
6.00
—
7.00
ns
tBUF
Delay through Output Buffer
—
1.15
—
1.50
—
1.75
—
1.90
ns
tEN
Output Enable Time
—
2.15
—
2.50
—
2.85
—
3.00
ns
tDIS
Output Disable Time
—
2.15
—
2.50
—
2.85
—
3.00
ns
tRSTb
Global RESETbar Pin Delay
—
4.60
—
6.50
—
7.00
—
7.50
ns
Routing Delays
tROUTE
Delay through SRP
—
2.80
—
4.20
—
5.65
—
6.90
ns
tPTSA
Product Term Sharing Array Delay
—
0.40
—
1.85
—
2.35
—
2.50
ns
tPDB
5-PT Bypass Propagation Delay
—
0.40
—
0.85
—
1.35
—
1.80
ns
tPDi
Macrocell Propagation Delay
—
1.00
—
0.50
—
0.50
—
0.80
ns
tINREG
Input Buffer to Macrocell Register Delay
—
3.00
—
3.05
—
3.50
—
4.40
ns
tFBK
Internal Feedback Delay
—
0.00
—
0.00
—
0.00
—
0.00
ns
tGCLK
Global Clock Tree Delay
—
0.85
—
0.70
—
0.55
—
0.65
ns
tPLL_DELAY
Programmable PLL Delay Increment
—
0.50
—
0.50
—
0.50
—
0.50
ns
tPLL_SEC_DELAY
Additional Delay When Using Secondary PLL
Output
—
0.60
—
0.60
—
0.60
—
0.60
ns
tGRP
Global Routing Pool Delay
—
1.50
—
2.25
—
3.00
—
4.00
ns
Register/Latch Delays
tS
D-Register Setup Time
0.65
—
0.65
—
1.05
—
1.25
—
ns
tS_PT
D-Register Setup Time with PT Clock
0.65
—
0.65
—
1.05
—
1.25
—
ns
tH
D-Register Hold Time
0.00
—
0.00
—
0.00
—
0.00
—
ns
tST
T-Register Setup Time
1.15
—
1.15
—
1.55
—
1.75
—
ns
tST_PT
T-Register Setup Time with PT Clock
1.15
—
1.15
—
1.55
—
1.75
—
ns
tHT
T-Register Hold Time
0.00
—
0.00
—
0.00
—
0.00
—
ns
tCOi
Register Clock to Output/Feedback MUX Time
—
1.75
—
1.85
—
2.45
—
3.05
ns
ispMACH 5768VG Internal Timing Parameters (Continued)
Over Recommended Operating Conditions
Parameter
Description
-5
-75
-10
-12
Units
Min
Max
Min
Max
Min
Max
Min
Max
相关PDF资料
PDF描述
LC5768VG-5F484C
LC51024VG-12F484I
LC5768VG-5F256C
LC51024VG-75F484C
LC51024VG-10F484I
相关代理商/技术参数
参数描述
LC511 制造商:SEOUL 制造商全称:Seoul Semiconductor 功能描述:RED OVAL LAMP LED
LC511-200/N 制造商:Newport Electronics Inc 功能描述:SENSOR, LOAD CELL, 200LB, 3MV/V, Load Capacity:200lb, Cell Output mV / V:3, External Depth:25mm, Length:121mm, Operating Temperature Min:-34C, Operating Temperature Max:82C, Supply Voltage:15VDC , RoHS Compliant: Yes
LC5128B-10T128I 功能描述:CPLD - 复杂可编程逻辑器件 RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC5128B-3T128C 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC5128B-5T128C 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*