收藏本站
参数资料
型号： LC5512MV-75FN256I
厂商： Lattice Semiconductor Corporation
文件页数： 30/99页
文件大小： 0K
描述： IC CPLD 512MACROCELLS 256FPBGA
标准包装： 90
系列： ispXPLD® 5000MV
可编程类型： 系统内可编程
最大延迟时间 tpd(1)： 7.5ns
电压电源 - 内部： 3 V ~ 3.6 V
逻辑元件/逻辑块数目： 16
宏单元数： 512
输入/输出数： 193
工作温度： -40°C ~ 105°C
安装类型： 表面贴装
封装/外壳： 256-BGA
供应商设备封装： 256-FPBGA（17x17）
包装： 托盘
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
32
ispXPLD 5000MX Family Internal Switching Characteristics
Over Recommended Operating Conditions
Parameter
Description
Base
Parameter
-4
-45
-5
-52
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
In/Out Delays
tIN
Input Buffer Delay
—
0.70
—
0.91
—
0.96
—
1.11
—
1.30
ns
tGCLK_IN
Global Clock Input
Buffer Delay
—
0.40
—
0.35
—
0.35
—
0.35
—
0.55
ns
tRST
Global RESET Pin
Delay
—
3.77
—
4.24
—
4.71
—
4.71
—
7.07
ns
tGOE
Global OE Pin
Delay
—
1.98
—
2.66
—
2.34
—
2.87
—
3.27
ns
tBUF
Delay through
Output Buffer
—
1.16
—
1.30
—
1.45
—
1.60
—
2.17
ns
tEN
Output Enable Time
—
2.52
—
2.84
—
3.16
—
3.63
—
4.23
ns
tDIS
Output Disable
Time
—
1.92
—
2.40
—
2.40
—
2.40
—
3.60
ns
Routing Delays
tROUTE
Delay through SRP
—
1.95
—
2.06
—
2.34
—
2.24
—
3.66
ns
tINREG
Input Buffer to
Macrocell Register
Delay
—
0.60
—
0.60
—
0.60
—
0.47
—
1.63
ns
tPTSA
Product Term
Sharing Array Delay
—
0.50
—
0.50
—
0.53
—
0.83
—
1.34
ns
tFBK
Internal Feedback
Delay
—
0.19
—
0.02
—
0.39
—
0.03
—
0.60
ns
tGCLK
Global Clock Tree
Delay
—
0.52
—
0.32
—
0.72
—
0.82
—
0.78
ns
tBCLK
Block PT Clock
Delay
—
0.12
—
0.14
—
0.15
—
0.15
—
0.23
ns
tPTCLK
Macrocell PT Clock
Delay
—
0.12
—
0.14
—
0.15
—
0.15
—
0.23
ns
tPLL_DELAY
Programmable PLL
Delay Increment
—
0.30
—
0.30
—
0.30
—
0.30
—
0.30
ns
tBSR
Block PT Reset
Delay
—
0.72
—
0.81
—
0.90
—
0.94
—
1.35
ns
tPTSR
Macrocell PT Set/
Reset Delay
—
0.60
—
0.75
—
0.75
—
0.75
—
1.13
ns
tLPTOE
Macrocell PT OE
Delay
—
0.83
—
1.19
—
1.04
—
1.52
—
1.31
ns
tSPTOE
Segment PT OE
Delay
—
0.83
—
1.19
—
1.04
—
1.52
—
1.31
ns
tOSA
Output Sharing
Array Delay
—
0.80
—
0.90
—
1.00
—
1.00
—
1.50
ns
tPTOE
Global PT OE Delay
—
0.83
—
1.04
—
1.04
—
1.04
—
1.56
ns
tPDB
5-PT Bypass
Propagation Delay
—
0.20
—
0.23
—
0.25
—
0.25
—
0.38
ns
tPDI
Macrocell
Propagation Delay
—
0.50
—
0.93
—
0.72
—
0.72
—
1.04
ns
SELECT
DEVICES
DISCONTINUED
相关PDF资料
PDF描述
70F333AI-RC CHOKE RF VARNISHED 3300UH 5%
GRM31CC80J476ME18L CAP CER 47UF 6.3V 20% X6S 1206
172-015-102R001 CONN DB15 MALE SOLDER CUP TIN
LC5512MV-45FN256C IC CPLD 512MACROCELLS 256FPBGA
MIC39151-2.5BU IC REG LDO 2.5V 1.5A TO263-5
相关代理商/技术参数
参数描述
LC5512MV-75FN484C 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC5512MV-75FN484I 功能描述:CPLD - 复杂可编程逻辑器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
LC5512MV-75FN672C 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MV-75FN672I 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MV-75Q208C 功能描述:CPLD - 复杂可编程逻辑器件 3.3V 149 I/O RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*