- 您现在的位置：买卖IC网 > PDF目录4568 > LFX125EB-05FN256C (Lattice Semiconductor Corporation)IC FPGA 139K GATES 256-BGA PDF资料下载
参数资料
| 型号： | LFX125EB-05FN256C |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 25/119页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 139K GATES 256-BGA |
| 标准包装： | 90 |
| 系列： | ispXPGA® |
| 逻辑元件/单元数： | 1936 |
| RAM 位总计： | 94208 |
| 输入/输出数： | 160 |
| 门数： | 139000 |
| 电源电压： | 2.3 V ~ 3.6 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-BGA |
| 供应商设备封装： | 256-FPBGA（17x17） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页当前第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页
Lattice Semiconductor
ispXPGA Family Data Sheet
9
Set/Reset signal controls all the registers for each PFU. This common Set/Reset signal is composed of the logical
OR term of the Global Set/Reset signal (GSR) and the selected signal from routing. The polarity of this signal is not
controllable inside the PFU. The polarity of the Global Set/Reset signal (GSR) is programmable. Figure 9 shows
the Clock Enable and Output Enable selection for each PFU.
Figure 7. Clock Selection per PFU
Figure 8. Set/Reset Selection per PFU
Figure 9. Clock Enable and Output Enable Selection per PFU
Programmable Input/Output Cell
The Programmable Input/Output Cell (PIC) is an essential part of the symmetrical architecture of the ispXPGA
Family. The PICs interface the PFUs and EBRs to the sysIO and sysHSI blocks of the device.
Each PIC contains two Programmable Input/Outputs (PIOs) with a total of 21 inputs and 10 outputs. There are 18
inputs from routing, two inputs from the sysIO buffers, and the Global Set/Reset signal. Four outputs of the PIC
connect to routing and two outputs are available as Output Enables for the tri-statable Long Lines. The remaining
four outputs feed the sysIO buffers directly (one output enable and one output to each). Each PIC associated with a
sysHSI block has four additional inputs and six additional outputs to support the sysHSI blocks. The four additional
inputs come from the sysHSI block associated with the PIC. The four of the six additional outputs come from the
PIC outputs and feed the sysHSI block, while the remaining two outputs feed routing. Figure 10 shows the block
diagram of the PIC with the sysHSI block inputs and outputs.
From routing
PFUCLK0
PFUCLK1
CLK0
CLK1
CLK2
CLK3
CLK4
CLK5
CLK6
CLK7
4
From routing
Set/Reset
GSR
8
CEB1
OE
8
From routing
CEB0
8
From routing
SELECT
DEVICES
DISCONTINUED
相关PDF资料 |
PDF描述 |
|---|---|
| MAX9950DCCB+D | IC PPMU DUAL SPI 64TQFP |
| LFX125EB-04FN256I | IC FPGA 139K GATES 256-BGA |
| MAX9949DCCB+D | IC PPMU DUAL SPI 64TQFP |
| DS1402D-DR8+ | CABLE 8' BLUE DOT TO RJ11 |
| DS1402D-DB8+ | CABLE 8' BLUE DOT TO BUTTON |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LFX125EB-05FN516C | 功能描述:FPGA - 现场可编程门阵列 E-Ser139K Gt ispJTA G 2.5/3.3V -5 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| LFX125EB-3F256C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F256I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F516C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F516I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
发布紧急采购，3分钟左右您将得到回复。