- 您现在的位置：买卖IC网 > PDF目录4568 > LFX125EB-05FN256C (Lattice Semiconductor Corporation)IC FPGA 139K GATES 256-BGA PDF资料下载
参数资料
| 型号： | LFX125EB-05FN256C |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 78/119页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 139K GATES 256-BGA |
| 标准包装： | 90 |
| 系列： | ispXPGA® |
| 逻辑元件/单元数： | 1936 |
| RAM 位总计： | 94208 |
| 输入/输出数： | 160 |
| 门数： | 139000 |
| 电源电压： | 2.3 V ~ 3.6 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-BGA |
| 供应商设备封装： | 256-FPBGA（17x17） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页当前第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页
Lattice Semiconductor
ispXPGA Family Data Sheet
57
sysCLOCK PLL Timing
Over Recommended Operating Conditions
Symbol
Parameter
Conditions
Min
Max
Units
tPWH
Input clock, high time
80% to 80%
1.2
—
ns
tPWL
Input clock, low time
20% to 20%
1.2
—
ns
tR, tF
Input Clock, rise and fall time
20% to 80%
—
3.0
ns
tINSTB
Input clock stability, cycle to cycle (peak)
—
+/- 250
ps
fMDIVIN
M Divider input, frequency range
10
320
MHz
fMDIVOUT
M Divider output, frequency range
10
320
MHz
fNDIVIN
N Divider input, frequency range
10
320
MHz
fNDIVOUT
N Divider output, frequency range
10
320
MHz
fVDIVIN
V Divider input, frequency range
100
400
MHz
fVDIVOUT
V Divider output, frequency range
10
320
MHz
tOUTDUTY
output clock, duty cycle
40
60
%
tJIT(CC)
Output clock, cycle to cycle jitter (peak)
Clean reference
1
10MHz fMDIVOUT 40MHz or
100MHz f VDIVIN 160MHz
—+/- 600
ps
Clean reference
1
40MHz fMDIVOUT 320MHz and
160MHz fVDIVIN 400MHz
—+/- 150
ps
tJIT(PER)
2
Output clock, period jitter (peak)
Clean reference
1
10MHz fMDIVOUT 40MHz or
100MHz fVDIVIN 160MHz
—+/- 600
ps
Clean reference
1
40MHz fMDIVOUT 320MHz and
160MHz fVDIVIN 400MHz
—+/- 150
ps
tCLK_OUT_DELAY Input clock to CLK_OUT delay
Internal feedback
—
3.0
ns
tPHASE
Input clock to external feedback delta
External feedback
—
1.5
ns
tLOCK
Time to acquire phase lock after input stable
—
25
us
tPLL_DELAY
Delay increment (Lead/Lag)
Typical = +/- 250ps
+/- 120 +/- 550
ps
tRANGE
Total output delay range (lead/lag)
+/- 0.84 +/- 3.85
ns
tPLL_RSTW
Minimum reset pulse width
1.8
—
ns
tCLK_IN
3
Global clock input delay
—
1.0
ns
tPLL_SEC_DELAY Secondary PLL output delay
—
1.5
ns
1. This condition assures that the output phase jitter will remain within specifications. Jitter spec is based on optimized M, N and V settings
determined by the ispLEVER software.
2. Accumulated jitter measured over 10,000 waveform samples
3. Internal timing for reference only.
SELECT
DEVICES
DISCONTINUED
相关PDF资料 |
PDF描述 |
|---|---|
| MAX9950DCCB+D | IC PPMU DUAL SPI 64TQFP |
| LFX125EB-04FN256I | IC FPGA 139K GATES 256-BGA |
| MAX9949DCCB+D | IC PPMU DUAL SPI 64TQFP |
| DS1402D-DR8+ | CABLE 8' BLUE DOT TO RJ11 |
| DS1402D-DB8+ | CABLE 8' BLUE DOT TO BUTTON |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LFX125EB-05FN516C | 功能描述:FPGA - 现场可编程门阵列 E-Ser139K Gt ispJTA G 2.5/3.3V -5 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| LFX125EB-3F256C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F256I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F516C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F516I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
发布紧急采购，3分钟左右您将得到回复。