- 您现在的位置：买卖IC网 > PDF目录4568 > LFX125EB-05FN256C (Lattice Semiconductor Corporation)IC FPGA 139K GATES 256-BGA PDF资料下载
参数资料
| 型号： | LFX125EB-05FN256C |
| 厂商： | Lattice Semiconductor Corporation |
| 文件页数： | 71/119页 |
| 文件大小： | 0K |
| 描述： | IC FPGA 139K GATES 256-BGA |
| 标准包装： | 90 |
| 系列： | ispXPGA® |
| 逻辑元件/单元数： | 1936 |
| RAM 位总计： | 94208 |
| 输入/输出数： | 160 |
| 门数： | 139000 |
| 电源电压： | 2.3 V ~ 3.6 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 256-BGA |
| 供应商设备封装： | 256-FPBGA（17x17） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页当前第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页
Lattice Semiconductor
ispXPGA Family Data Sheet
51
sysHSI Block Timing
Figure 24 provides a graphical representation of the SERDES receiver input requirements. It provides guidance on
a number of input parameters, including signal amplitude and rise time limits, noise and jitter limits, and P and N
input skew tolerance.
Figure 24. Receive Data Eye Diagram Template (Differential)
The data pattern eye opening at the receive end of a link is considered the ultimate measure of received signal
quality. Almost all detrimental characteristics of a transmit signal and the interconnection link design result in eye
closure. This combined with the eye-opening limitations of the line receiver can provide a good indication of a link’s
ability to transfer error-free data.
Signal jitter is of special interest to system designers. It is often the primary limiting characteristic of long digital
links and of systems with high noise level environments. An interesting characteristic of the clock and data recovery
(CDR) portion of the ispXPGA SERDES receiver is its ability to filter incoming signal jitter that is below the clock
recovery PLL bandwidth. For signals with high levels of low frequency jitter, the receiver can detect incoming data
error free, with eye openings significantly less than that shown in Figure 24.
eo
SIN
V
THD
200 mV Differential
+/- 100 mV Single Ended
jt
TH
Bit Time
jt
TH : Optimum Threshold Crossing Jitter
jt
TH
SELECT
DEVICES
DISCONTINUED
相关PDF资料 |
PDF描述 |
|---|---|
| MAX9950DCCB+D | IC PPMU DUAL SPI 64TQFP |
| LFX125EB-04FN256I | IC FPGA 139K GATES 256-BGA |
| MAX9949DCCB+D | IC PPMU DUAL SPI 64TQFP |
| DS1402D-DR8+ | CABLE 8' BLUE DOT TO RJ11 |
| DS1402D-DB8+ | CABLE 8' BLUE DOT TO BUTTON |
相关代理商/技术参数 |
参数描述 |
|---|---|
| LFX125EB-05FN516C | 功能描述:FPGA - 现场可编程门阵列 E-Ser139K Gt ispJTA G 2.5/3.3V -5 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| LFX125EB-3F256C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F256I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F516C | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125EB-3F516I | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:ispXPGA Family |
发布紧急采购，3分钟左右您将得到回复。