- 您现在的位置：买卖IC网 > PDF目录98004 > M30245FCGP 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP100 PDF资料下载
参数资料
| 型号： | M30245FCGP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP100 |
| 封装： | PLASTIC, LQFP-100 |
| 文件页数： | 54/244页 |
| 文件大小： | 3535K |
| 代理商： | M30245FCGP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页当前第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页
Serial Communication
147
Specifications in this manual are tentative and subject to change
Rev. E
MITSUBISHI MICROCOMPUTERS
M30245 Group
SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER
UARTi Special Mode Register
Bit 0 is the I2C mode select bit 1. When set to “1”, ports operate respectively as the SDAi data transmit/
receive pin, SCLi clock I/O pin and port. A delay circuit is added to SDAi transmission output, therefore after
SCLi is at “L” level, SDAi output changes. Port (SCLi) is designed to read pin level regardless of the content
of the port direction register. SDAi transmission output is initially set to port in this mode. Furthermore,
interrupt factors for the bus collision detection interrupt and UARTi transmission interrupt change respec-
tively to the start/stop condition detection interrupts, acknowledge non-detection interrupt and acknowledge
detection interrupt.
The start condition detection interrupt is generated when the falling edge at the SDAi pin is detected while
the SCLi pin is in “H” state. The stop condition detection interrupt is generated when the falling edge at the
SDAi pin is detected while the SCLi pin is in the “H” state.
The acknowledge non-detect interrupt is generated when the “H” level at the SDAi pin is detected at the 9th
rise of the transmission clock. The acknowledge detect interrupt is generated when the “L” level at the SDAi
pin is detected at the 9th fall of the transmission clock. Also, DMA transfer can be started when the ac-
knowledge is detected if UARTi transmission is selected as the DMAi request factor.
Bit 1 is the arbitration detection flag control bit. Arbitration detects a conflict between data transmitted at
SCLi rise and data at the SDAi pin. This detect flag is allocated to bit 11 in UARTi transmit buffer register
(addresses 036F16, 02EF16, 033F16, 032F16, 02FF16). It is set to “1” when a conflict is detected. With the
arbitration lost detect flag control bit, it can be selected to update the flag in units of bits or bytes. When this
bit is set to ‘1”, update is set to units of byte. If a conflict is still detected, the arbitration lost detect flag
control bit will be set to “1” at the 9th rise of the clock. When updating in units of byte, always clear (“0”
interrupt) the arbitration lost detect flag control bit after the first byte has been acknowledge but before the
next byte starts transmitting.
Bit 2 is the bus busy flag. It is set to “1” when the start condition is detected, and reset to ‘0” when the stop
condition is detected.
Bit 3 is the SCLi L synchronization output enable bit. When this bit is set to “1”, the port data register is set
to “0” in sync with the “L” level at the SCLi pin.
Bit 4 is the bus collision detection sampling clock select bit. The bus collision detection interrupt is gener-
ated when RxDi and TxDi level do not conflict with each other. When this bit is “0”, a conflict is detected in
sync with the rise of the transfer clock. When this bit is “1”, detection is made when Timer Ai (Timer
A3:UART0, Timer A4:UART1, Timer A0:UART2, Timer A3:UART3 and Timer A4:UART4) underflows. The
operation is shown in Figure 1.107.
Bit 5 is the transmission enable bit automatic clear select bit. By setting this bit to “1”, the transmission bit is
automatically reset to “0” when the bus collision detection interrupt factor bit is “1” (when a conflict is
detected).
Bit 6 is the transmit start condition select bit. By setting this bit to “1”, TxDi transmission starts in sync with
the rise at the RxDi pin.
相关PDF资料 |
PDF描述 |
|---|---|
| M30621FCAGP | 16-BIT, FLASH, 16 MHz, MICROCONTROLLER, PQFP80 |
| M30625MGM-XXXGP | 16-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| M30621MCM-XXXGP | 16-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| M30621FCMGP | 16-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP80 |
| M3062GF8NGP | 16-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP100 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| M30245FCGP#U1 | 功能描述:IC M16C/24 MCU FLSH 128K 100LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:M16C™ M16C/20 标准包装:1 系列:87C 核心处理器:MCS 51 芯体尺寸:8-位 速度:16MHz 连通性:SIO 外围设备:- 输入/输出数:32 程序存储器容量:8KB（8K x 8） 程序存储器类型:OTP EEPROM 大小:- RAM 容量:256 x 8 电压 - 电源 (Vcc/Vdd):4 V ~ 6 V 数据转换器:- 振荡器型:外部 工作温度:0°C ~ 70°C 封装/外壳:44-DIP 包装:管件 其它名称:864285 |
| M30245FC-XXXFP | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER |
| M30245FC-XXXGF | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER |
| M30245FC-XXXGP | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER |
| M30245FG | 制造商:MITSUBISHI 制造商全称:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER |
发布紧急采购，3分钟左右您将得到回复。