- 您现在的位置：买卖IC网 > PDF目录180472 > MACH131SP-14YI (LATTICE SEMICONDUCTOR CORP) High-Performance EE CMOS Programmable Logic PDF资料下载
参数资料
| 型号： | MACH131SP-14YI |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | PLD |
| 英文描述： | High-Performance EE CMOS Programmable Logic |
| 中文描述： | EE PLD, 12 ns, PQFP100 |
| 封装： | PLASTIC, QFP-100 |
| 文件页数： | 20/48页 |
| 文件大小： | 1136K |
| 代理商： | MACH131SP-14YI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
MACH 1 & 2 Families
27
MACH211 AND MACH211SP
SWITCHING CHARACTERISTICS OVER OPERATING RANGES
1
Parameter
Symbol
Parameter Description
-6
-7
-10
-12
-14
-15
-18
Unit
Min Max
Min
Max
Min
Max
Min Max Min Max Min Max Min
Max
tPD
Input, I/O, or Feedback to Combinatorial
Output
6
7.5
10
12
14
15
18
ns
tS
Setup Time from Input, I/O, or Feedback
to Clock
D-type
5
5.5
6.5
7
8.5
10
12
ns
T-type
5.5
6.5
7.5
8
10
11
13.5
ns
tH
Register Data Hold Time
0
0000
ns
tCO
Clock to Output
4
4.5
6
8
10
12
ns
tWL
Clock Width
LOW
2.5
3
5
6
7.5
ns
tWH
HIGH
2.5
3
5
6
7.5
ns
fMAX
Maximum
Frequency
External
Feedback
1/(tS + tCO)
D-type
111
100
80
66.7
54
50
42
MHz
T-type
105
91
74
62.5
50
47.6
39
MHz
Internal Feedback (fCNT)
D-type
166
133
100
83.3
69
66.6
55.6
MHz
T-type
150
125
91
76.9
62.5
51.3
MHz
No Feedback 1/(tWL + tWH)
200
167
100
83.3
66.7
MHz
tSL
Setup Time from Input, I/O, or Feedback to Gate
5
5.5
6.5
7
8.5
10
12
ns
tHL
Latch Data Hold Time
0
0000
ns
tGO
Gate to Output
7
7.5
(note 4)
7
8
(note 5)
10
11
13
(note 6)
13.5
ns
tGWL
Gate Width LOW
2.5
3
5
6
7.5
ns
tPDL
Input, I/O, or Feedback to Output Through
Transparent Input or Output Latch
9
9.5
12
14
17
20
(note 6)
20.5
ns
tSIR
Input Register Setup Time
1.5
2
2.5
ns
tHIR
Input Register Hold Time
1.5
2
2.5
3.5
ns
tICO
Input Register Clock to Combinatorial Output
10
11
13
15
18
20
(note 6)
22
ns
tICS
Input Register Clock to Output Register
Setup
D-type
8
9
10
12
14.5
15
18
ns
T-type
9
10
11
13
16
19.5
ns
tWICL
Input Register
Clock Width
LOW
2.5
3
5
6
7.5
ns
tWICH
HIGH
2.5
3
5
6
7.5
ns
fMAXIR
Maximum Input Register
Frequency
1/(tWICL + tWICH)
200
167
100
83.3
66.7
MHz
tSIL
Input Latch Setup Time
1.5
2
2.5
ns
tHIL
Input Latch Hold Time
1.5
2
2.5
3.5
ns
tIGO
Input Latch Gate to Combinatorial Output
12
14
17
20
24
ns
tIGOL
Input Latch Gate to Output Through Transparent
Output Latch
13
14
16
19
22
26.5
ns
tSLL
Setup Time from Input, I/O, or Feedback Through
Transparent Input Latch to Output Latch Gate
7
7.5
8.5
9
11
12
14.5
ns
tIGS
Input Latch Gate to Output Latch Setup
9
10
11
13
16
19.5
ns
tWIGL
Input Latch Gate Width LOW
2.5
3
5
6
7.5
ns
tPDLL
Input, I/O, or Feedback to Output Through
Transparent Input and Output Latches
12
12.5
14
16
19
23
ns
相关PDF资料 |
PDF描述 |
|---|---|
| MACH131SP-15VC | High-Performance EE CMOS Programmable Logic |
| MACH131SP-5VC | High-Performance EE CMOS Programmable Logic |
| MACH131SP-7VC | High-Performance EE CMOS Programmable Logic |
| MACH131SP-7YI | High-Performance EE CMOS Programmable Logic |
| MACH120-12JC | High-Performance EE CMOS Programmable Logic |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MACH131SP-15VC | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Lattice Semiconductor Corporation 功能描述: |
| MACH131SP-15YC | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:High-Performance EE CMOS Programmable Logic |
| MACH131SP-18YI | 功能描述:CPLD - 复杂可编程逻辑器件 HI PERF EE CMOS PLD RoHS:否 制造商:Lattice 系列: 存储类型:EEPROM 大电池数量:128 最大工作频率:333 MHz 延迟时间:2.7 ns 可编程输入/输出端数量:64 工作电源电压:3.3 V 最大工作温度:+ 90 C 最小工作温度:0 C 封装 / 箱体:TQFP-100 |
| MACH131SP-5VC | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:High-Performance EE CMOS Programmable Logic |
| MACH131SP-5YC | 制造商:LATTICE 制造商全称:Lattice Semiconductor 功能描述:High-Performance EE CMOS Programmable Logic |
发布紧急采购，3分钟左右您将得到回复。