- 您现在的位置：买卖IC网 > PDF目录369901 > MC68008 (Motorola, Inc.) 16-Bit Microprocessor(16位微处理器) PDF资料下载
参数资料
| 型号： | MC68008 |
| 厂商： | Motorola, Inc. |
| 英文描述： | 16-Bit Microprocessor(16位微处理器) |
| 中文描述： | 16位微处理器（16位微处理器） |
| 文件页数： | 50/184页 |
| 文件大小： | 1006K |
| 代理商： | MC68008 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页当前第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页
5-4
M68000 8-/16-/32-BIT MICROPROCESSORS USER'S MANUAL
MOTOROLA
A bus cycle consists of eight states. The various signals are asserted during specific
states of a read cycle, as follows:
STATE 0
The read cycle starts in state 0 (S0). The processor places valid function
codes on FC0–FC2 and drives R/
W
high to identify a read cycle.
STATE 1
Entering state 1 (S1), the processor drives a valid address on the address
bus.
STATE 2
On the rising edge of state 2 (S2), the processor asserts
AS
and
UDS
,
LDS
,
or
DS
.
STATE 3
During state 3 (S3), no bus signals are altered.
STATE 4
During state 4 (S4), the processor waits for a cycle termination signal
(
DTACK
or
BERR
) or
VPA
, an M6800 peripheral signal. When
VPA
is
asserted during S4, the cycle becomes a peripheral cycle (refer to
Appendix B M6800 Peripheral Interface
). If neither termination signal is
asserted before the falling edge at the end of S4, the processor inserts wait
states (full clock cycles) until either
DTACK
or
BERR
is asserted.
STATE 5
During state 5 (S5), no bus signals are altered.
STATE 6
During state 6 (S6), data from the device is driven onto the data bus.
STATE 7
On the falling edge of the clock entering state 7 (S7), the processor latches
data from the addressed device and negates
AS,
UDS
, and
LDS
. At
the rising edge of S7, the processor places the address bus in the high-
impedance state. The device negates
DTACK
or
BERR
at this time.
NOTE
During an active bus cycle,
VPA
and
BERR
are sampled on
every falling edge of the clock beginning with S4, and data is
latched on the falling edge of S6 during a read cycle. The bus
cycle terminates in S7, except when
BERR
is asserted in the
absence of
DTACK
. In that case, the bus cycle terminates one
clock cycle later in S9.
5.1.2 Write Cycle
During a write cycle, the processor sends bytes of data to the memory or peripheral
device. If the instruction specifies a word operation, the processor issues both
UDS
and
LDS
and writes both bytes. When the instruction specifies a byte operation, the processor
uses the internal A0 bit to determine which byte to write and issues the appropriate data
strobe. When the A0 bit equals zero,
UDS
is asserted; when the A0 bit equals one,
LDS
is
asserted.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68010 | 16-/32-Bit Microprocessor(16/32位微处理器) |
| MC6805R3 | 8-Bit Microcontroller Units (MCU).(8位微控制器) |
| MC68A21CL | PERIPHERAL INTERFACE ADAPTER |
| MC68A21CP | PERIPHERAL INTERFACE ADAPTER |
| MC68A21CS | PERIPHERAL INTERFACE ADAPTER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC6800CL | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU) |
| MC6800CP | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU) |
| MC6800CS | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU) |
| MC6800L | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:8-BIT MICROPROCESSING UNIT (MPU) |
| MC6800P | 制造商:Motorola Inc 功能描述: |
发布紧急采购，3分钟左右您将得到回复。