参数资料
型号: MC68HC05PV8YDWR2
厂商: MOTOROLA INC
元件分类: 微控制器/微处理器
英文描述: 8-BIT, MROM, 4.2 MHz, MICROCONTROLLER, PDSO28
封装: SOIC-28
文件页数: 186/201页
文件大小: 1234K
代理商: MC68HC05PV8YDWR2
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页当前第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页
Resets
High Voltage Reset
MC68HC(8)05PV8/A — Rev. 1.9
Technical Data
MOTOROLA
Resets
85
NO
NDI
S
CLO
S
URE
AG
REEMENT
REQ
U
IRED
5.11 High Voltage Reset
The internal high voltage (HVR) reset is generated when the supply
voltage VSUP rises above the high voltage reset threshold VHVRON. This
condition remains active until the supply voltage falls below the threshold
VHVROFF.
This reset can be disabled by using a mask option.
5.12 Low Voltage Reset
The internal low voltage (LVR) reset is generated when the supply
voltage VDD falls below the low voltage threshold VLVRON. This condition
remains active until the voltage rises above the threshold VLVROFF or a
proper power-on sequence occurs.
5.13 Operation in STOP and WAIT Mode
If enabled, all reset sources remain active during STOP and WAIT. Any
reset source can bring the MCU out of STOP or WAIT modes.
Since no instructions are executed in WAIT or STOP mode the illegal
address reset and the stop disabled reset cannot become active in
STOP or WAIT mode.
Since the core timer is not active in STOP mode, the COP reset cannot
become active in STOP mode.
On 68HC05PV8A, generation of HVR and HTR are suppressed if the
ultra low power mode is selected by setting the ULPM bit.
5.14 Clock Monitor Reset (CMR)
The clock monitor reset is based on an internal RC time delay. If no MCU
clock edges are detected within this RC time delay, the clock monitor can
optionally generate a system reset. The system clock is then
automatically switched to an on-chip RC oscillator. The clock monitor
function is enabled via a mask option bit. Clock monitor is used as a
相关PDF资料
PDF描述
MCHC908AB32MFUR2 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
MC908AB32MFUE 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
MCHC908AB32VPBR2 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
MCHC908AB32VPBR2 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
MCHC908AB32MPBR2 8-BIT, FLASH, 8.4 MHz, MICROCONTROLLER, PQFP64
相关代理商/技术参数
参数描述
MC68HC05RC16 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC16DW 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC16FN 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC16P 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification
MC68HC05RC8 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:General Release Specification