- 您现在的位置：买卖IC网 > PDF目录201871 > MC68HC08AS32ACFU (FREESCALE SEMICONDUCTOR INC) 8-BIT, MROM, 8.4 MHz, MICROCONTROLLER, PQFP64 PDF资料下载
参数资料
| 型号： | MC68HC08AS32ACFU |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 8.4 MHz, MICROCONTROLLER, PQFP64 |
| 封装： | QFP-64 |
| 文件页数： | 284/296页 |
| 文件大小： | 3608K |
| 代理商： | MC68HC08AS32ACFU |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页当前第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页
Data Sheet
MC68HC08AS32A — Rev. 1.1
88
Freescale Semiconductor
4.6.3 BDLC Control Register 2
This register controls transmitter operations of the BDLC. It is recommended that
BSET and BCLR instructions be used to manipulate data in this register to ensure
that the register’s content does not change inadvertently.
ALOOP — Analog Loopback Mode Bit
This bit determines whether the J1850 bus will be driven by the analog physical
interface’s final drive stage. The programmer can use this bit to reset the BDLC
state machine to a known state after the off-chip analog transceiver is placed in
loopback mode. When the user clears ALOOP, to indicate that the off-chip
analog transceiver is no longer in loopback mode, the BDLC waits for an EOF
symbol before attempting to transmit.
1 = Input to the analog physical interface’s final drive stage is looped back to
the BDLC receiver. The J1850 bus is not driven.
0 = The J1850 bus will be driven by the BDLC. After the bit is cleared, the
BDLC requires the bus to be idle for a minimum of end-of-frame symbol
time (tTRV4) before message reception or a minimum of inter-frame
DLOOP — Digital Loopback Mode Bit
This bit determines the source to which the digital receive input (BDRxD) is
connected and can be used to isolate bus fault conditions (see Figure 4-15). If
a fault condition has been detected on the bus, this control bit allows the
programmer to connect the digital transmit output to the digital receive input. In
this configuration, data sent from the transmit buffer will be reflected back into
the receive buffer. If no faults exist in the BDLC, the fault is in the physical
interface block or elsewhere on the J1850 bus.
1 = When set, BDRxD is connected to BDTxD. The BDLC is now in digital
loopback mode.
0 = When cleared, BDTxD is not connected to BDRxD. The BDLC is taken
out of digital loopback mode and can now drive the J1850 bus normally.
RX4XE — Receive 4X Enable Bit
This bit determines if the BDLC operates at normal transmit and receive speed
(10.4 kbps) or receive only at 41.6 kbps. This feature is useful for fast download
of data into a J1850 node for diagnostic or factory programming of the node.
1 = When set, the BDLC is put in 4X receive-only operation.
0 = When cleared, the BDLC transmits and receives at 10.4 kbps.
Address:
$003D
Bit 7
654321
Bit 0
Read:
ALOOP
DLOOP
RX4XE
NBFS
TEOD
TSIFR
TMIFR1
TMIFR0
Write:
Reset:
11000000
Figure 4-19. BDLC Control Register 2 (BCR2)
相关PDF资料 |
PDF描述 |
|---|---|
| MC68HRC98JL3ECFA | 8-BIT, FLASH, 4 MHz, MICROCONTROLLER, PQFP48 |
| MC68HRC98JL3EMDW | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDSO28 |
| MC68HC05C9AFN | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQCC44 |
| MC9S08GB32CFU | 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQFP64 |
| MC9S12A128BCFU | 16-BIT, FLASH, 25 MHz, MICROCONTROLLER, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68HC08AZ0 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Advance Information |
| MC68HC08AZ0CFU | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Advance Information |
| MC68HC08AZ16 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Microcontroller Unit |
| MC68HC08AZ24 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HCMOS Microcontroller Unit |
| MC68HC08AZ32 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Advance Information |
发布紧急采购，3分钟左右您将得到回复。