- 您现在的位置：买卖IC网 > PDF目录10955 > MC9328MXSVP10R2 (Freescale Semiconductor)IC MCU I.MXS 100MHZ 225-MAPBGA PDF资料下载
参数资料
| 型号： | MC9328MXSVP10R2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 49/74页 |
| 文件大小： | 0K |
| 描述： | IC MCU I.MXS 100MHZ 225-MAPBGA |
| 标准包装： | 1,000 |
| 系列： | i.MXS |
| 核心处理器： | ARM9 |
| 芯体尺寸： | 32-位 |
| 速度： | 100MHz |
| 连通性： | EBI/EMI，I²C，SPI，SSI，UART/USART，USB |
| 外围设备： | DMA，I²S，LCD，POR，PWM，WDT |
| 输入/输出数： | 97 |
| 程序存储器类型： | ROMless |
| 电压 - 电源 (Vcc/Vdd)： | 1.7 V ~ 3.3 V |
| 振荡器型： | 外部 |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 225-LFBGA |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页当前第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页
Functional Description and Application Information
MC9328MXS Technical Data, Rev. 3
Freescale Semiconductor
53
4.4.4
Non-TFT Panel Timing
Figure 33. Non-TFT Panel Timing
4.5
SPI Timing Diagrams
To use the internal transmit (TX) and receive (RX) data FIFOs when the SPI module is configured as a
master, two control signals are used for data transfer rate control: the SS signal (output) and the SPI_RDY
signal (input). The SPI1 Sample Period Control Register (PERIODREG1) can also be programmed to a
fixed data transfer rate. When the SPI module is configured as a slave, the user can configure the SPI1
Control Register (CONTROLREG1) to match the external SPI master’s timing. In this configuration, SS
becomes an input signal, and is used to latch data into or load data out to the internal data shift registers,
as well as to increment the data FIFO. Figure 34 through Figure 38 show the timing relationship of the
master SPI using different triggering mechanisms.
Table 17. Non TFT Panel Timing Diagram
Symbol
Parameter
Allowed Register
Minimum Value1, 2
1 Maximum frequency of LCDC_CLK is 48 MHz, which is controlled by Peripheral Clock Divider Register.
2 Maximum frequency of SCLK is HCLK / 5, otherwise LD output will be wrong.
Actual Value
Unit
T1
HSYN to VSYN delay3
3 VSYN, HSYN and SCLK can be programmed as active high or active low. In the above timing diagram, all
these 3 signals are active high.
0HWAIT2+2
Tpix4
4 Tpix is the pixel clock period which equals LCDC_CLK period * (PCD + 1).
T2
HSYN pulse width
0
HWIDTH+1
Tpix
T3
VSYN to SCLK
–
0
≤ T3 ≤ Ts5
5 Ts is the shift clock period. Ts = Tpix * (panel data bus width).
–
T4
SCLK to HSYN
0
HWAIT1+1
Tpix
T1
T2
T4
T3
XMAX
VSYN
SCLK
HSYN
LD[15:0]
T2
T1
Ts
相关PDF资料 |
PDF描述 |
|---|---|
| MC9S12XEQ384CAG | MCU 16BIT 384K FLASH 144-LQFP |
| VE-B4W-IW-B1 | CONVERTER MOD DC/DC 5.5V 100W |
| MC705C8ACFNER | IC MCU 8BIT 44-PLCC |
| MC908GZ32MFAE | IC MCU 8BIT 32K FLASH 48-LQFP |
| VE-B7H-IX-B1 | CONVERTER MOD DC/DC 52V 75W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC932L | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC933 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:INTEGRATED CIRCUITS |
| MC933F | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC933G | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:DUAL 4 INPUT EXPANER |
| MC933L | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
发布紧急采购，3分钟左右您将得到回复。