收藏本站
参数资料
型号： MCIMX27LVOP4A
厂商： Freescale Semiconductor
文件页数： 100/152页
文件大小： 0K
描述： IC LOW END I.MX27 404-MAPBGA
视频文件： i.MX27 Multimedia Application Processor
标准包装： 90
系列： i.MX27
核心处理器： ARM9
芯体尺寸： 32-位
速度： 400MHz
连通性： 1 线，CAN，EBI/EMI，以太网，I²C，MMC，智能卡，SPI，SSI，UART/USART，USB OTG
外围设备： DMA，LCD，POR，PWM，WDT
程序存储器类型： ROMless
RAM 容量： 45K x 8
电压 - 电源 (Vcc/Vdd)： 1.38 V ~ 1.52 V
振荡器型： 外部
工作温度： -20°C ~ 85°C
封装/外壳： 404-LFBGA
包装： 托盘
i.MX27 and i.MX27L Data Sheet, Rev. 1.8
Freescale Semiconductor
51
Electrical Characteristics
HCLK = AHB System Clock, THCLK = Period for HCLK, Tp = Period of CSI_PIXCLK
The limitation on pixel clock rise time/fall time is not specified. It should be calculated from the hold
time and setup time based on the following assumptions:
Rising-edge latch data:
max rise time allowed = (positive duty cycle—hold time)
max fall time allowed = (negative duty cycle—setup time)
In most of case, duty cycle is 50/50, therefore:
max rise time = (period/2—hold time)
max fall time = (period/2—setup time)
For example: Given pixel clock period = 10 ns, duty cycle = 50/50, hold time = 1 ns, setup time = 1 ns.
positive duty cycle = 10/2 = 5 ns
max rise time allowed = 5 –1 = 4 ns
negative duty cycle = 10/2 = 5 ns
max fall time allowed = 5 –1 = 4 ns
Falling-edge latch data:
max fall time allowed = (negative duty cycle—hold time)
max rise time allowed = (positive duty cycle—setup time)
4.2.5.2
Non-Gated Clock Mode Timing
In non-gated mode only, the VSYNC, and PIXCLK signals are used; the HSYNC signal is ignored. Figure
3 and Figure 4 show the different clock edge timing of CSI and Sensor in Non-Gated Mode. Table 3 is the
parameter value. Figure 11 and Figure 12 show the non-gated clock mode timings of CSI, and Table 22
lists the timing parameters.
Table 21. Gated Clock Mode Timing Parameters
Number
Parameter
Minimum
Maximum
Unit
1
csi_vsync to csi_hsync
9*THCLK
—ns
2
csi_hsync to csi_pixclk
3
(Tp/2)-3
ns
3
csi_d setup time
1
—
ns
4
csi_d hold time
1
—
ns
5
csi_pixclk high time
THCLK
—ns
6
csi_pixclk low time
THCLK
—ns
7
csi_pixclk frequency
0
HCLK/2
MHz
相关PDF资料
PDF描述
MCIMX27LMOP4A IC MPU I.MX27 IN 19X19 473MAPBGA
MCIMX31LDVMN5DR2 IC MPU I.MX31L CONSUMR 473MAPBGA
302S43W151KV4E CAP CER 150PF 3KV 10% X7R 1812
JBXER0G05FSSDSR CONN RCPT 5POS FRONT PNL MNT SLD
MCIMX31LDVKN5DR2 IC MPU I/MX31L CONSUMR 457MAPBGA
相关代理商/技术参数
参数描述
MCIMX27LVOP4AR2 功能描述:处理器 - 专门应用 LOW END I.MX27 RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432
MCIMX27MJP4A 功能描述:处理器 - 专门应用 Multimedia App Processor RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432
MCIMX27MJP4AR2 功能描述:处理器 - 专门应用 Bono 19x19 FG RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432
MCIMX27MOP4A 功能描述:处理器 - 专门应用 BONO 19X19 FG RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432
MCIMX27MOP4AR2 功能描述:处理器 - 专门应用 BONO 19X19 R2 RoHS:否 制造商:Freescale Semiconductor 类型:Multimedia Applications 核心:ARM Cortex A9 处理器系列:i.MX6 数据总线宽度:32 bit 最大时钟频率:1 GHz 指令/数据缓存: 数据 RAM 大小:128 KB 数据 ROM 大小: 工作电源电压: 最大工作温度:+ 95 C 安装风格:SMD/SMT 封装 / 箱体:MAPBGA-432
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*