- 您现在的位置：买卖IC网 > Datasheet目录344 > MPC8569E-MDS-PB (Freescale Semiconductor)BOARD MOD DEV SYSTEM MPC8569 Datasheet资料下载
参数资料
| 型号： | MPC8569E-MDS-PB |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 19/38页 |
| 文件大小： | 0K |
| 描述： | BOARD MOD DEV SYSTEM MPC8569 |
| 标准包装： | 1 |
| 系列： | PowerQUICC III™ |
| 类型： | MPU |
| 适用于相关产品： | MPC8569E |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页
Board Control Status Registers (BCSR)
10 Board Control Status Registers (BCSR)
10.1
BCSR0
Table 8. BCSR0 Register
Bit
[0:3]
[4:6]
[7]
Config Signals
CFG_SYS_PLL[0:3]
CFG_CORE_PLL[0:2]
CFG_SRDS_REFCLK
Function
Establishes clock ratio between SYSCLK and CCB.
Sets ratio between e500 Core PLL clock and CCB.
? 0: SerDes expects 125 MHz reference clock frequency.
? 1 (Default): SerDes expects 100 MHz reference clock
frequency.
Default
SW7[1:4] sampled at
HRESET. [ 1000 ]
SW7[5:7] sampled at
HRESET [ 100 ]
SW7[8] sampled at
HRESET [ 1 ]
Att
R,W
R,W
R,W
10.2
BCSR1
Table 9. BCSR1 Register
Bit
Config Signals
Function
Default
Att
SW5[1:3] sampled at
[0:2]
CFG_DDR_CLK_PLL[0:2]
Configure DDR PLL ratio.
HRESET.
? DDR2 [ 100 ]
R,W
? DDR3 [ 110 ]
DDR QE and Platform PLL Feedback Select
[3]
CFG_DDR_FB_SEL
? 0: gclk-matched/long DDR, QE, and Platform PLLs
feedback path.
SW5[4] sampled at
HRESET [ 1 ]
R,W
? 1 (Default): local/short DDR PLL feedback path.
[4]
CFG_DDR_TYPE
DDR Dram Type (DDR2 or DDR3)
? 0: DDR3 of 1.5V and low CKE at reset.
? 1 (Default): DDR2 of 1.8V and low CKE at reset.
SW5[5] sampled at
HRESET.
? DDR3 [ 0 ]
? DDR2 [ 1 ]
R,W
DDR Dram Mode (1x64 or 2x32)
[5]
CFG_DDR_MODE
? 0: Primary and Secondary DDR is enabled (32-bit width
data bus).
? 1 (Default): Primary DDR is enabled (64-bit width data
SW5[6] sampled at
HRESET [ 1 ]
R,W
bus) but secondary DDR is disabled.
DDR speed configuration input configures internal logic for
[6]
CFG_DDR_SPEED
proper operation of the DDR.
? 0: DDR clock frequency < 500MHz.
SW5[7] sampled at
HRESET [ 0 ]
R,W
? 1: DDR clock frequency is > or = 500MHz.
[7]
DDR_FIX
? 1: At reset, DDR disables both MCK and MCKE.
? 0: DDR disables MCKE at reset; a few cycles later MCK
is disabled.
SW5[8] sampled at
HRESET [ 1 ]
R,W
MPC8569E-MDS-PB Hardware Getting Started, Rev. 3.1
Freescale Semiconductor
19
相关PDF资料 |
PDF描述 |
|---|---|
| MPC8572EAMC | MPC8572 AMC RAPID SYSTEM |
| MPQ-ARM | ISP 4PORT FOR ARM CORTEX MCU |
| MP | SURGE SUPPRESSR 2/RJ11 MODEM/FAX |
| MR0A08BCYS35 | IC MRAM 1MBIT 35NS 44TSOP |
| MR0D08BMA45R | IC MRAM 1MBIT 45NS 48BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8569EVTANKGB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 800MHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MPC8569EVTAQLJB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 1GHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MPC8569EVTAUNLB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 1.33GHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MPC8569VJAUNLB | 制造商:Freescale Semiconductor 功能描述:IC MPU PWRQUICC 1333MHZ 783FCBGA |
| MPC8569VTANKGB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 ST 800/600/400 r2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。