- 您现在的位置：买卖IC网 > Datasheet目录344 > MPC8569E-MDS-PB (Freescale Semiconductor)BOARD MOD DEV SYSTEM MPC8569 Datasheet资料下载
参数资料
| 型号： | MPC8569E-MDS-PB |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 21/38页 |
| 文件大小： | 0K |
| 描述： | BOARD MOD DEV SYSTEM MPC8569 |
| 标准包装： | 1 |
| 系列： | PowerQUICC III™ |
| 类型： | MPU |
| 适用于相关产品： | MPC8569E |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页当前第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页
Board Control Status Registers (BCSR)
Bit
Config Signals
Function
Default
Att
Reset Configuration Source bit lets users select RCW
[7]
CFG_SOURCE
source.
? 0: RCW is read through I 2 C.
SW9[8] sampled at
HRESET [ 1 ]
R/W
? 1: RCW is read through IO pin sampling.
10.6
BCSR5
Table 13. BCSR5 Register
Bit
[0:2]
[3]
Config Signals
CFG_HOST_AGT[0:2]
CFG_PLAT_SPEED
Function
MPC8569E configured to act as a host or agent to
another interface master (PEX and SRIO).
Platform speed configuration input configures internal
logic for proper operation with CCB frequencies.
? 0: CCB frequency < 333 MHz
Default
SW10[1:3] sampled
at HRESET [ 111 ]
SW10[4] sampled
at HRESET [ 1 ]
Att
R,W
R,W
? 1: CCB frequency > or = 333 MHz.
[4]
CFG_CORE_SPEED
Core speed configuration input configures internal logic
for proper operation with core clock frequencies.
? 0: Core clock frequency < or = to 1000MHz.
SW10[5] sampled
at HRESET [ 1 ]
R,W
? 1: Core clock frequency > 1000MHz.
POR configuration input enables eLBC ECC checking on
[5]
CFG_ELBC_ECC
booted external local bus interface.
? 0: eLBC ECC disabled after POR.
SW10[5] sampled
at HRESET [ 0 ]
R,W
? 1: eLBC ECC enabled after POR.
[6]
CFG_FUSE_OVR_DIS
? 0: Fuse PLL override is enabled.
? 1: Fuse PLL override is disabled.
SW10[6] sampled
at HRESET [ 1 ]
R,W
Fuse Read Enable
[7]
CFG_FUSE_READ
? 0: Fuse reads are disabled during reset sequence.
? 1 (Default): Fuse reads are enabled during reset
SW10[7] sampled
at HRESET [ 1 ]
R,W
sequence.
10.7
BCSR6
Table 14. BCSR6 Register description
Bit
Config Signals
Function
Default
Att
? 1: Enable UPC1, ATM, or POS
? 0: Disable UPC1 OR enable TDM1A, TDM1B,
[0]
UPC1_EN
TDM1E, TDM1F, TDM1G, TDM1H, TDM2A, TDM2C,
[1]
R,W
TDM2D, TDM2E, RMII5, RMII7, RMII8, TDM2G,
TDM2F, and RMII6
[1]
RUPC1POS_EN
? 1: Enable UPC1POS
? 0: Disable UPC1POS OR enable TDM2A and TDM1B
[1]
R,W
MPC8569E-MDS-PB Hardware Getting Started, Rev. 3.1
Freescale Semiconductor
21
相关PDF资料 |
PDF描述 |
|---|---|
| MPC8572EAMC | MPC8572 AMC RAPID SYSTEM |
| MPQ-ARM | ISP 4PORT FOR ARM CORTEX MCU |
| MP | SURGE SUPPRESSR 2/RJ11 MODEM/FAX |
| MR0A08BCYS35 | IC MRAM 1MBIT 35NS 44TSOP |
| MR0D08BMA45R | IC MRAM 1MBIT 45NS 48BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8569EVTANKGB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 800MHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MPC8569EVTAQLJB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 1GHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MPC8569EVTAUNLB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 1.33GHz rev2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| MPC8569VJAUNLB | 制造商:Freescale Semiconductor 功能描述:IC MPU PWRQUICC 1333MHZ 783FCBGA |
| MPC8569VTANKGB | 功能描述:数字信号处理器和控制器 - DSP, DSC 8569 ST 800/600/400 r2.1 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。