- 您现在的位置：买卖IC网 > Datasheet目录344 > MPC8572EAMC (Freescale Semiconductor)MPC8572 AMC RAPID SYSTEM Datasheet资料下载
参数资料
| 型号： | MPC8572EAMC |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 27/72页 |
| 文件大小： | 0K |
| 描述： | MPC8572 AMC RAPID SYSTEM |
| 标准包装： | 1 |
| 系列： | PowerQUICC III™ |
| 类型： | MPU |
| 适用于相关产品： | MPC8572E |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页
MPC8572EAMC Functional Description
5.1.1.1
DDR Groups
Every DDR2 signal can be considered to be a member of one of four separate DDR signal groups. Each
group has a unique set of rules in terms of their connection and routing on the AdvancedMC board. These
Table 5-2. DDR2 Interface Signals
Signal Group
Address and command
Control
Data
Clocks
Signal
MA[0:15]
MBA[0:2]
#MWE
#MCAS
#MRAS
MCKE[0:3]
#MCS[0:3]
MODT[0:3]
MDIC[0:1]
MDQS[0:8]
#MDQS[0:8]A
MDM[0:8]
MDQ[0:63]
MECC[0:7]
MCK[0:5]
#MCK[0:5]
Description
Address bus
Bank address bus
Write enable
Column address strobe
Row address strobe
Clock enable
Chip select
On-die termination
DDR internal calibration
Data strobes
Data strobes complement
Data mask
Data bus
Error correction bits
Clock
Clocks complement
I/O (w.r.t.
Processor)
O
O
O
O
O
O
O
O
I
I/O
I/O
O
I/O
I/O
O
O
Complex DDR2 timing adaptation is available via the DDR clocking subsystem of the MPC8572E. It
supports the following:
? Sampling of the input data from the DDR2 memory
? Positioning of the DQS output signals during writes to the DDR2 memory
? Synchronizing the incoming DDR2 data to the internal clock
? Control the relationship between output data and CLK_OUT
5.1.1.2
Terminations and I/O Voltage
The DDR2 interface operates at 1.8 V I/O voltages. Reference voltages of 0.9 V are synthesized from a
5-V supply via the TPS51116 voltage regulator. This reference voltage is applied to each DDR2 device (at
the VREF pin) and the MPC8572E (at pin MVREF).
The DDR2 interface on the MPC8572E has the addition of the On-Die Termination (ODT) signals. ODT
signals are used to control the termination of the data group signals in the DDRII DRAM device. DDR2
MPC8572EAMC Advanced Mezzanine Card User Guide, Rev. 1.2
Freescale Semiconductor
5-3
相关PDF资料 |
PDF描述 |
|---|---|
| MPQ-ARM | ISP 4PORT FOR ARM CORTEX MCU |
| MP | SURGE SUPPRESSR 2/RJ11 MODEM/FAX |
| MR0A08BCYS35 | IC MRAM 1MBIT 35NS 44TSOP |
| MR0D08BMA45R | IC MRAM 1MBIT 45NS 48BGA |
| MR256A08BCYS35R | IC MRAM 256KB 35NS 44TSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC8572EAMC-SA | 制造商:Freescale Semiconductor 功能描述:MPC8572 AMC RAPID SYSTEM - Bulk |
| MPC8572ECLPXARLE | 功能描述:微处理器 - MPU R211 Enc SnPb 1067LP Ext RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC8572ECLPXATLD | 功能描述:微处理器 - MPU 1200 ExtTmp LwPwr RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC8572ECLPXATLE | 功能描述:微处理器 - MPU R211 Enc SnPb 1200LP Ext RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| MPC8572ECLPXAULD | 功能描述:微处理器 - MPU 1333 EXT TEMP RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
发布紧急采购，3分钟左右您将得到回复。