- 您现在的位置：买卖IC网 > PDF目录9591 > MPC9850VMR2 (IDT, Integrated Device Technology Inc)IC PLL CLOCK GENERATOR 100MAPBGA PDF资料下载
参数资料
| 型号： | MPC9850VMR2 |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 5/12页 |
| 文件大小： | 0K |
| 描述： | IC PLL CLOCK GENERATOR 100MAPBGA |
| 标准包装： | 1,000 |
| 类型： | 时钟/频率发生器，多路复用器 |
| PLL： | 是 |
| 主要目的： | 联网，PowerQUICC III，电信 |
| 输入： | LVCMOS，LVPECL，晶体 |
| 输出： | LVCMOS，LVDS |
| 电路数： | 1 |
| 比率 - 输入:输出： | 3:11 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 500MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LBGA |
| 供应商设备封装： | 100-CABGA（11x11） |
| 包装： | 带卷 (TR) |
MPC9850 Data Sheet
Clock Generator for PowerQUICC III
MPC9850 REVISION 6 FEBRUARY 6, 2013
2
2013 Integrated Device Technology, Inc.
Figure 1. MPC9850 Logic Diagram
Table 1. Pin Configurations
Pin
I/O
Type
Function
Supply
Active/State
CLK
Input
LVCMOS
PLL Reference Clock Input (pull-down)
VDD
PCLK, PCLK
Input
LVPECL
PLL Reference Clock Input (PCLK - pull-down, PCLK - pull-up and
pull-down)
VDD
QA0, QA1, QA2, QA3 Output
LVCMOS
Bank A Outputs
VDDOA
QB0, QB1, QB2, QB3 Output
LVCMOS
Bank B Outputs
VDDOB
QC0, QC1, QC0,
QC1
Output
LVDS
Bank C Outputs
VDDOC
REF_OUT
Output
LVCMOS
Reference Output (25 MHz or 33 MHz)
VDD
XTAL_IN
Input
LVCMOS
Crystal Oscillator Input Pin
VDD
XTAL_OUT
Output
LVCMOS
Crystal Oscillator Output Pin
VDD
REF_CLK_SEL
Input
LVCMOS
Select between CLK and PCLK Input (pull-down)
VDD
High
REF_SEL
Input
LVCMOS
Select between External Input and Crystal Oscillator Input (pull-down) VDD
High
REF_33MHz
Input
LVCMOS
Selects 33 MHz Input (pull-down)
VDD
High
MR
Input
LVCMOS
Master Reset (pull-up)
VDD
Low
PLL_BYPASS
Input
LVCMOS
Select PLL or static test mode (pull-down)
VDD
High
CLK_A[0:5](1)
1. PowerPC bit ordering (bit 0 = msb, bit 5 = lsb)
Input
LVCMOS
Configures Bank A clock output frequency (pull-up)
VDD
High
CLK_B[0:5](2)
2. PowerPC bit ordering (bit 0 = msb, bit 5 = lsb)
PowerPC bit ordering (bit 0 = msb, bit 1 = lsb)
Input
LVCMOS
Configures Bank B clock output frequency (pull-up)
VDD
High
RIO_C [0:1]
Input
LVCMOS
Configures Bank C clock output frequency (pull-down)
VDD
3.3 V Supply
VDDA
Analog Supply
VDDOA
Supply for Output Bank A
VDDOB
Supply for Output Bank B
VDDOC
Supply for Output Bank C
GND
Ground
N
4, 8, 16, 40
QC0
PCLK
CLK
REF_CLK_SEL
XTAL_IN
XTAL_OUT
REF_SEL
PLL_BYPASS
REF_33MHz
CLK_A[0:5]
CLK_B[0:5]
RIO_C[0:1]
MR
QC1
REF_OUT
QC1
QC0
QB3
QB2
QB1
QB0
QA3
QA2
QA1
QA0
N
PLL
2000 MHz
Ref
OSC
0
1
0
1
0
相关PDF资料 |
PDF描述 |
|---|---|
| CY2SSTV857ZXC-32T | IC CLK DDR266/333BUF1:10 48TSSOP |
| ICS9DB202CFLFT | IC JITTER ATTENUATOR 20-SSOP |
| MS3128F16-26P | CONN RCPT 26POS WALL MNT W/PINS |
| MS3128F14-12S | CONN RCPT 12POS WALL MNT W/SCKT |
| SL28504BZI-2T | IC CLOCK GEN EAGLELAKE 56TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MPC9855 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Clock Generator for PowerQUICC and PowerPC Microprocessors |
| MPC9855VM | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MPC9855VMR2 | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MPC9865VM | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
| MPC9865VMR2 | 功能描述:时钟发生器及支持产品 RoHS:否 制造商:Silicon Labs 类型:Clock Generators 最大输入频率:14.318 MHz 最大输出频率:166 MHz 输出端数量:16 占空比 - 最大:55 % 工作电源电压:3.3 V 工作电源电流:1 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:QFN-56 |
发布紧急采购，3分钟左右您将得到回复。