- 您现在的位置：买卖IC网 > PDF目录363669 > NT5SV16M16AT-8BL (Electronic Theatre Controls, Inc.) 256Mb Synchronous DRAM PDF资料下载
参数资料
| 型号： | NT5SV16M16AT-8BL |
| 厂商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 256Mb Synchronous DRAM |
| 中文描述： | 256Mb的同步DRAM |
| 文件页数： | 19/65页 |
| 文件大小： | 814K |
| 代理商： | NT5SV16M16AT-8BL |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页当前第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页
NT5SV64M4AT(L)
NT5SV32M8AT(L)
NT5SV16M16AT(L)
256Mb Synchronous DRAM
REV 1.0
May, 2001
19
NANYA TECHNOLOGY CORP
. All rights reserved.
NANYA TECHNOLOGY CORP. reserves the right to change Products and Specifications without notice.
Although a Read Command with auto-precharge can not be interrupted by a command to the same bank, it can be interrupted
by a Read or Write Command to a different bank. If the command is issued before auto-precharge begins then the precharge
function will begin with the new command. The bank being auto-precharged may be reactivated after the delay t
RP
.
If interrupting a Read Command with auto-precharge with a Write Command, DQM must be used to avoid DQ contention.
Burst Read with Auto-Precharge Interrupted by Read
Burst Read with Auto-Precharge Interrupted by Write
t
RP
COMMAND
NOP
*
NOP
NOP
NOP
Auto-Precharge
CK
T0
T2
T1
T3
T4
T5
T6
T7
T8
NOP
NOP
t
RP
t
CK2
,
DQs
CAS latency = 2
t
CK3
,
DQs
CAS latency = 3
*
Bank can be reactivated at completion of t
RP
.
t
RP
is a function of clock cycle time and speed sort.
See the Clock Frequency and Latency table.
DOUT A
0
DOUT A
1
NOP
DOUT A
0
DOUT A
1
DOUT B
0
DOUT B
1
*
READ B
DOUT B
2
DOUT B
3
DOUT B
0
DOUT B
1
DOUT B
2
DOUT B
3
(Burst Length = 4, CAS Latency = 2, 3)
COMMAND
NOP
NOP
*
NOP
READ A
Auto-Precharge
t
RP
CK
T0
T2
T1
T3
T4
T5
T6
T7
T8
NOP
NOP
t
CK2,
DQs
CAS latency = 2
DQM
NOP
DOUT A
0
DIN B
0
DIN B
1
WRITE B
DIN B
2
DIN B
3
NOP
DIN B
4
*
Bank can be reactivated at completion of t
RP
.
t
RP
is a function of clock cycle time and speed sort.
.
See the Clock Frequency and Latency table
.
(Burst Length = 8, CAS Latency = 2)
相关PDF资料 |
PDF描述 |
|---|---|
| NT5SV32M8AT | 256Mb Synchronous DRAM |
| NT5SV32M8AT-75B | 256Mb Synchronous DRAM |
| NT5SV32M8AT-7K | 256Mb Synchronous DRAM |
| NT5SV32M8AT-8B | 256Mb Synchronous DRAM |
| NT5SV64M4AT | 256Mb Synchronous DRAM |
相关代理商/技术参数 |
参数描述 |
|---|---|
| NT5SV16M4DT | 制造商:未知厂家 制造商全称:未知厂家 功能描述:64Mb Synchronous DRAM |
| NT5SV16M4DT-6K | 制造商:未知厂家 制造商全称:未知厂家 功能描述:64Mb Synchronous DRAM |
| NT5SV16M4DT-7 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:64Mb Synchronous DRAM |
| NT5SV16M4DT-7K | 制造商:未知厂家 制造商全称:未知厂家 功能描述:64Mb Synchronous DRAM |
| NT5SV32M8AT | 制造商:未知厂家 制造商全称:未知厂家 功能描述:256Mb Synchronous DRAM |
发布紧急采购，3分钟左右您将得到回复。